

1918 TALLINNA TEHNIKAÜLIKOOL
TALLINN UNIVERSITY OF TECHNOLOGY

Arvutitehnika instituut
ati.ttu.ee

Sardsüsteemid

(Embedded Systems)

II - III Loeng
Modelleerimine ja spetsifitseerimine

www.pld.ttu.ee/IAF0042

Gert Jervan
Arvutitehnika instituut

www.pld.ttu.ee/~gerje

Some materials: © Petru Eles

1918 TALLINNA TEHNIKAÜLIKOOL
TALLINN UNIVERSITY OF TECHNOLOGY

Arvutitehnika instituut
ati.ttu.ee

Sissejuhatus

Disainivoog ja selle muutused

© Gert Jervan - TTU/ATI

Arvutid II - Sardsüsteemid - Loeng 2

Disainivoog

- ✓ Arhitektuuri valik
- ✓ Ressursside sidumine (mapping)
- ✓ Planeerimine (scheduling)
- ✓ Palju simuleerimist ja emuleerimist
- ✓ Design space exploration

1918 TALLINNA TEHNIKAÜLIKOOL
TALLINN UNIVERSITY OF TECHNOLOGY

3

Arvutid II - Sardsüsteemid - Loeng 2

Disainivoog (2)

- ✓ Riistvara/tarkvara koosdisain
 - Partitsioneerimine
- ✓ Tarkvara genereerimine
- ✓ Riistvara süntees
- ✓ Integreerimine
- ✓ Prototüüpimine

1918 TALLINNA TEHNIKAÜLIKOOL
TALLINN UNIVERSITY OF TECHNOLOGY

4

© Gert Jervan - TTU/ATI

Arvutid II - Sardsüsteemid - Loeng 2

Spetsifikatsioonid ja implementatsioonid

- ✓ **Spetsifikatsioon:** Süsteemi käitumuse ja muude omaduste kirjeldus
 - Projekteerija saab oma tööks (sisendiks) spetsifiaktsiooni ja loob selle põhjal implementatsiooni (toote). Toodet luuakse paljude täiustavate sammude jooksul (refinement steps)

1918 TALLINNA TEHNIKAÜLIKOOL
TALLINN UNIVERSITY OF TECHNOLOGY

5

© Gert Jervan - TTU/ATI

Arvutid II - Sardsüsteemid - Loeng 2

Spetsifikatsioon

- ✓ Spetsifikatsioonid võivad olla:
 - Mitteformaalsed (loomulikuk keeles)
 - Detailsemad ja ühetähenduslikumad, kasutades spetsifikatsioonikeeli
- ✓ Spetsifikatsioonikeeled peavad:
 - Olema võimelised hästi väljendama peamisi süsteem omadusi ja erinevaid aspekte sisutihedal ja selgel kujul
 - Sobima hästi nõuete täitmise kontrolliks ja implementatsioonide sünteesiks (soovitavalt automaatselt)
- ✓ Alati tuleb valida see keel, mis antud süsteemi jaoks sobiks kõige paremini!

1918 TALLINNA TEHNIKAÜLIKOOL
TALLINN UNIVERSITY OF TECHNOLOGY

6

Spetsifikatsioonikeeled

- ✓ Spetsifikatsioonikeeled võivad olla
 - Graafilised
 - Tekstilised
- ✓ Spetsifikatsioonikeeled võivad olla
 - Tavalised programmeerimiskeeled (C, C++)
 - Riistvara kirjelduskeeled (VHDL, Verilog)
 - Spetsiaalsed keeled, mida kasutatakse erinevates valdkondades süsteemide spetsifitseerimiseks. Tihti põhinevad need mingil *arvutusudelil* (model of computation)

Süsteemide spetsifitseerimine

- ✓ Mida me tahame sardsüsteemi spetsifikatsiooniga peale hakata?
 1. Valideerida süsteemi kirjeldust, et kontrollida, kas funktsionaalsus vastab soovitud ja et vajadused on kirjeldatud korrektselt. Selleks kasutatakse:
 - Formaalset verifitseerimist
 - Simuleerimist
 2. Et sünteesida efektiivseid rakendusi


Arvutusmodelid (Models of Computation)

Arvutusmodelid

- ✓ Arvutusmodelid (*models of computation*) käsitlevad keele täitmismudeli (*execution model*) loomiseks vajalikke teoreetiliste valikute kogumeid
 - Disain on esitatud kui komponentide kogum, mida võib vaadelda kui isoleeritud monoliitseid mooduleid (tihti kutsutakse neid protsessideks – *processes* või ülesanneteks – *tasks*), mis suhtlevad omavahel ja ümbruskonnaga
 - Arvutusmodel defineerib nende moodulite käitumise ning omavahelise suhtlemise

Arvutusmodelid (2)

- ✓ Arvutusmodelid esitavad:
 - Kuidas iga moodul (protsess või ülesanne) teostab oma sisemisi arvutusi
 - Kuidas moodulid vahetavad omavahel informatsiooni
 - Kuidas nad seostuvad omavahel kattuvuse mõistes
- ✓ Mõningad arvutusmodelid ei kajasta moodulite sisemust, vaid üksnes nende suhtlemist ja kattuvust



Tüüpilised arvutusmodelid

- ✓ Olekudiagrammid (StateCharts)
- ✓ Andmevoo (dataflow) mudelid
- ✓ Petri võrgud (Petri Nets)
- ✓ Diskreetsed sündmused (Discrete events)
- ✓ (Sünkroonsed) lõplikud olekumasinad (Finite State Machines)
- ✓ Sünkroonsed/reaktiivsed keeled
- ✓ Koosdisaini lõplikud olekumasinad
- ✓ Timed Automata

© Gert Jervan - TTU/ATI Arvutid II - Sardüsteemid - Loeng 2

Keeled ja abstraktsioonitasemed

Requirements

Architecture

HWSW

Behavior

Functional Verification

Test bench

RTL

Gates

Transistors

Verilog, VHDL, System Verilog, Vera e Sugar Jeda, System C, Matlab

1918 TALLINNA TEHNIKAÜLIKOOL TALLINN UNIVERSITY OF TECHNOLOGY 13

© Gert Jervan - TTU/ATI Arvutid II - Sardüsteemid - Loeng 2

Keelte võrdlus

| Communication/ local computations | Shared memory | Message passing | |
|--------------------------------------|------------------------|---|-----------------------|
| | | Synchronous | Asynchronous |
| Communicating finite state machines | StateCharts | | SDL |
| Data flow model | Not useful | | Kahn process networks |
| Von Neumann model | C, C++, Java | C, C++, Java with libraries CSP, ADA | |
| Discrete event (DE) model | VHDL, Verilog, SystemC | Only experimental systems, e.g. distributed DE in Ptolemy | |

1918 TALLINNA TEHNIKAÜLIKOOL TALLINN UNIVERSITY OF TECHNOLOGY 14

© Gert Jervan - TTU/ATI Arvutid II - Sardüsteemid - Loeng 2

Keelde võrdlus

| Language | Behavioral Hierarchy | Structural Hierarchy | Programming Language Elements | Exceptions Supported | Dynamic Process Creation |
|-------------|----------------------|----------------------|-------------------------------|----------------------|--------------------------|
| StateCharts | + | - | - | + | - |
| VHDL | + | + | - | - | - |
| SpecCharts | + | - | + | + | - |
| SDL | + | + | + | - | + |
| Petri nets | - | - | - | - | + |
| Java | + | - | + | + | + |
| SpecC | + | + | + | + | + |
| SystemC | + | + | + | -(2.0) | -(2.0) |
| ADA | + | - | + | + | + |

1918 TALLINNA TEHNIKAÜLIKOOL TALLINN UNIVERSITY OF TECHNOLOGY 15

© Gert Jervan - TTU/ATI Arvutid II - Sardüsteemid - Loeng 2

Keelte kasutamine praktikas

Erinevad lähenemised:

1918 TALLINNA TEHNIKAÜLIKOOL TALLINN UNIVERSITY OF TECHNOLOGY 16

© Gert Jervan - TTU/ATI Arvutid II - Sardüsteemid - Loeng 2

Milline modelleerimissuund valida?

- ✓ Kõik sõltub loodavast süsteemist
 - Kas domineerib andmevoog (nagu näiteks DSPdes) või on tegemist kontrollile orienteeritud süsteemidga (reaktiivsed süsteemid)?
 - Sünkroonne või asünkroonne? Tsentraliseeritud või hajutatud?
 - Kui suur?
 - Milline on suhe aega?
 - ...
- ✓ Mida sa tahad mudeliga teha?
 - Simuleerimine
 - Formaalne verifitseerimine
 - Automaatne süntees
 - ...
- ✓ Millised tööriistad on kättesaadavad ja mis sulle (või su bossile) sobivad

1918 TALLINNA TEHNIKAÜLIKOOL TALLINN UNIVERSITY OF TECHNOLOGY 17

1918 TALLINNA TEHNIKAÜLIKOOL TALLINN UNIVERSITY OF TECHNOLOGY

Arvutitehnika instituut
ati.ttu.ee

Arhitektuurid ja platvormid

© Gert Jervan - TTU/ATI Arvutid II - Sardüsteemid - Loeng 2

Sardüsteemide riistvara

✓ Sardüsteemide riistvara kasutatakse tihti tsüklis:

1918 TALLINNA TEHNIKAÜLIKOOL TALLINN UNIVERSITY OF TECHNOLOGY 19

Arvutid II - Sardüsteemid - Loeng 2

Disainivoog

✓ Arhitektuuri valimine ja sidumine

- Funktsionaalsus tuleb siduda süsteemi komponentidega
- Sisaldab nii ülesandeid kui ka kommunikatsiooni

1918 TALLINNA TEHNIKAÜLIKOOL TALLINN UNIVERSITY OF TECHNOLOGY 20

© Gert Jervan - TTU/ATI Arvutid II - Sardüsteemid - Loeng 2

Arhitektuuri valik

General Purpose vs. Application Specific: Use a general purpose, existing platform and map the application on it. or something in-between. Build a customised architecture strictly optimised for the particular application.

Software vs. Hardware: Use programmable processors running software. or both. Use dedicated electronics: fixed, reconfigurable.

Mono vs. Multipr. Single vs. Multichip: Monoprocessor, Multiprocessor (single chip, multi chip).

valikud

1918 TALLINNA TEHNIKAÜLIKOOL TALLINN UNIVERSITY OF TECHNOLOGY 21

© Gert Jervan - TTU/ATI Arvutid II - Sardüsteemid - Loeng 2

Arhitektuuri valik (2)

✓ Põhilised kompromissid:

- Performance (high speed, low power consumption)

| | | | |
|----------------------|--------|-------------------------|--------|
| Application specific | ↑ high | Hardware | ↑ high |
| General purpose | ↓ low | Reconfigurable hardware | ↓ low |
- Flexibility (how easy it is to upgrade or modify)

| | | | |
|----------------------|--------|-------------------------|--------|
| General purpose | ↑ high | Software | ↑ high |
| Application specific | ↓ low | Reconfigurable hardware | ↓ low |

1918 TALLINNA TEHNIKAÜLIKOOL TALLINN UNIVERSITY OF TECHNOLOGY 22

© Gert Jervan - TTU/ATI Arvutid II - Sardüsteemid - Loeng 2

Arhitektuuri valik (3)

- ✓ **GP** (General Purpose processor) – Tavaline laitarbe protessor, i.e. x86 perekond, Pentium jms.
- ✓ **ASIP** (Application Specific Instruction set Processors) – rakendus-spetsiifilise käsustikuga protessor. Näiteks: i960
- ✓ **FPGA** (Field Programmable Gate Array) – programmeeritav loogika
- ✓ **ASIC** (Application Specific Integrated Circuit) – rakendusspetsiifiline integraalskeem

1918 TALLINNA TEHNIKAÜLIKOOL TALLINN UNIVERSITY OF TECHNOLOGY 23

1918 TALLINNA TEHNIKAÜLIKOOL TALLINN UNIVERSITY OF TECHNOLOGY

Arvutitehnika instituut ati.ttu.ee

Energia- ja võimsustarve

1918 TALLINNA TEHNIKAÜLIKOOL TALLINN UNIVERSITY OF TECHNOLOGY

Miks on energiatarve nii oluline?

- ✓ Kaasaskantavad süsteemid – aku eluiga!
- ✓ Süsteemid väga limiteeritud energiaeelarvega: Mars Pathfinder, UAV
- ✓ Desktopid ja severid: väga suur võimustarve
 - Tõstab temperatuuri ning vähendab jõudlust ning usaldusväärsust
 - Tõstab vajadust kallite jahutusmehhanismide järele
- ✓ Üks kõrge jõudlusega kiipide loomise põhitakistus on kuumuse eemaldamine
- ✓ Suur võimsustarve toob kaasa ka majanduslikud ja keskkonna-alased probleemid

Sard-OS, vahevara, planeerimine
(Embedded OS, middleware, scheduling)

Gert Jervan

Reaalaja süsteemid

- ✓ Enamus sardsüsteeme on reaalaja süsteemid
 - Aeg:
 - Süsteemi korrektsus ei sõltu mitte ainult tulemuste loogilisest korrektsusest vaid ka ajast, millal need tulemused on saadud
 - Reaal-:
 - Reaktsioon välistele sündmustele peab toimuma samal ajal sündmusega. Süsteemi aeg peab olema mõõdetav samades ühikutes kui keskkonna aeg
- ✓ Näited:
 - Kontrollisüsteemid, tööstussüsteemid, lennundus, autondus, meditsiin, tuumaenergia, militaar, telekommunikatsioon, multimeedia, ...


Reaalaja süsteemid – tüüpilised omadused

- ✓ Nad on aja-kriitilised
 - Ajaliste piirangute mittejärgimine võib vähendada teenuste kättesaadavust või viia katastroofiliste tagajärgedeni
- ✓ Sisaldavad mitmeid paralleelselt täidetavaid ülesandeid
 - Ülesanded jagavad ühiseid ressursse, nagu näiteks protsessor, kommunikatsioonikanalid. Suhtlevad omavahel. Seetõttu on üheks peamiseks probleemiks ülesannete planeerimine
- ✓ Töökindlus ning veakindlus on esmatähtsad
 - Palju on ohutus-kriitilisi rakendusi

Nõrgad ja ranged reaalaja süsteemid

- ✓ Ajalised piirangud on tüüpiliselt esitatud piir-aegadega (*deadline*), mis määravad ära aja, millal ülesande (*task*) täitmine peab lõppema.
- ✓ Ülesandele seatav piir-aeg võib olla:
 - Range (*hard deadline*): tuleb täielikult ja alati saavutada. Mittesaavutamine võib tuua katastroofilised tagajärjed
 - Garanteerida eelnevalt ja off-line
 - Nõrk (*soft deadline*): ülesanne võib lõppeda peale sellele ette nähtud piir-aega, kuid tulemuse väärtus võib aja jookslu väheneda
 - Kindel (*firm deadline*): sarnane rangele, kuid ei järgne katastroofilisi tagajärgi. Tulemus ei oma peale piir-aega mingit väärtust

Planeerimisalgoritmide klassifikatsioon



- ✓ Katkestavad (*preemptive*) planeerijad: kasutatakse, kui
 - Mõned ülesanded on pikkade täitmisaegadega, või
 - Reageerimine välissündmustele peab olema lühike
- ✓ Mitte-katkestavad (*non-preemptive*) planeerijad:
 - Kõik ülesanded töötavad, kuni on lõpetanud. Reageerimine välistele sündmustele võib võtta kaua aega

© Gert Jervan - TTÜ/ATI Arvutid II - Sardüsteemid - Loeng 2

Töövahendid

- ✓ Madalamatel tasemetel on saadaval palju:
 - Koodi generaatorid, kompilaatorid, testide generaatorid ja debuggerid, simulaatorid, emulaatorid, sünteesivahendid
- ✓ Kõrgemal tasemel paljud töövahendid puuduvad ja sinna on koondunud tänapäevase CAD teadustöö teravik
 - Saadaval mitmeid akadeemilisi vahendeid

1918 TALLINNA TEHNIKAÜLIKOOL TALLINN UNIVERSITY OF TECHNOLOGY 31

1918 TALLINNA TEHNIKAÜLIKOOL TALLINN UNIVERSITY OF TECHNOLOGY Arvutitehnika instituut ati.ttu.ee

Arvutusmudelid

Spetsifitseerimine

© Gert Jervan - TTÜ/ATI Arvutid II - Sardüsteemid - Loeng 2

Sissejuhatus

- ✓ Threads!
 - Probleemid:
 - Absoluutselt mittedeterministlikud
 - Täitmisjärjekord tuleb jõuga paika panna (näiteks mutex-itega)
 - "... **threads as a concurrency model are a poor match for embedded systems.** ... they work well only ... where best-effort scheduling policies are sufficient."

Ed Lee: Absolutely Positively on Time, IEEE Computer, July, 2005

1918 TALLINNA TEHNIKAÜLIKOOL TALLINN UNIVERSITY OF TECHNOLOGY 33

© Gert Jervan - TTÜ/ATI Arvutid II - Sardüsteemid - Loeng 2

Von Neuman'i mudel on surnud!

- ✓ **"The lack of timing in the core abstraction is a flaw, from the perspective of embedded software, ..."**

Ed Lee: Absolutely Positively on Time, IEEE Computer, July, 2005
- ✓ **"Timing is everything"**

Frank Vahid, WESE 2008
- ✓ **What is needed is nearly a reinvention of computer science.**

Ed Lee: Absolutely Positively on Time, IEEE Computer, July, 2005

1918 TALLINNA TEHNIKAÜLIKOOL TALLINN UNIVERSITY OF TECHNOLOGY 34

© Gert Jervan - TTÜ/ATI Arvutid II - Sardüsteemid - Loeng 2

Spetsifitseerimine

- ✓ Sardüsteemide jaoks on vaja arvutusmudeleid, mis ei põhineks threadidel ja mis ei põhineks von Neumanni arvutusmudelil
- ✓ Millised on nõuded sardsüsteemide spetsifitseerimistehnikatele?

1918 TALLINNA TEHNIKAÜLIKOOL TALLINN UNIVERSITY OF TECHNOLOGY 35

© Gert Jervan - TTÜ/ATI Arvutid II - Sardüsteemid - Loeng 2


Nõudmised spetsifitseerimistehnikatele

- ✓ Hierarhia


Inimesed ei suuda aru saada süsteemidest, milles on rohkem kui ca 5 objekti. Tegelikud süsteemid nõuavad palju enamat


- Käitumuslik hierarhia

Näited: olekud, protsessid, protseduurid.


- Struktuurne hierarhia


Näited: Protsessorid, räkid, trükkplaadid



1918 TALLINNA TEHNIKAÜLIKOOL TALLINN UNIVERSITY OF TECHNOLOGY 36

Nõudmised spetsifitseerimistehnikatele (2)

- ✓ Struktuurne käitumine
Peaks olema "kerge" alamsüsteemide käitumisest tuletada süsteemi, kui terviku käitumine
- ✓ Ajaline käitumine
Esmaoluline sidumaks reaalse maailmaga
 - Igasugune lisainformatsioon (perioodid, sõltuvused, stsenaariumid) on teretulnud
 - Ka kasutatava platvormi ajaline käitumine (kiirus) peaks olema teada
 - Väga suur mõju disainiprotsessile!



Ajaline käitumine

- ✓ Neli nõuet spetsifikatsioonidele:

1. Ligipääs timerile aja mõõtmiseks



2. Protsesside viivitamise võimaldamine





Ajaline käitumine

3. Timeoutide kirjeldamine




4. Meetodid deadline'ide ja planeeringute (schedule) kirjeldamiseks




Nõudmised spetsifitseerimistehnikatele (3)

- ✓ Olekutele suunatud käitumine
Vajalik reageerivatele süsteemidele;
Tavaline automaadimudel ei ole piisav.
- ✓ Sündmuste käsitlemine
(sisemised või välised sündmused)
- ✓ Ei ole piiranguid efektiivseks implementeerimiseks



Nõudmised spetsifitseerimistehnikatele (3)

- ✓ Tugi usaldusväärsete süsteemide loomiseks
Üheselt mõistetavad semantikad, ...
- ✓ Eranditele suunatud käitumine
Ei ole mõistlik kirjeldada erandeid iga oleku jaoks



Edaspidi näeme, kuidas kõik servad *k* on võimalik asendada ühe servaga

Nõudmised spetsifitseerimistehnikatele (4)


- ✓ Kattuvus (Concurrency)
Reaalaja süsteemid on samaaegsed
- ✓ Sünkroniseerimine ja kommunikatsioon
Komponendid peavad suhtlema!
- ✓ Programmeerimiselementide olemasolu
Näiteks peaks olema olemas: aritmeetilised operatsioonid, tsükliid ja funktsioonide väljakutsed
- ✓ Täidetav (ei ole algebralisi spetsifikatsioone)
- ✓ Tugi suurte süsteemide kirjeldamiseks (≠ OO)
- ✓ Valdkonna-spetsiifilisus



© Gert Jervan - TTÜ/ATI Arvutid II - Sardüsteemid - Loeng 2

Nõudmised spetsifitseerimistehnikatele (5)

- ✓ Loetavus
- ✓ Porditavus ja paindlikkus
- ✓ Lõpetamine
Peaks olema selge, milliseks ajahetkeks on kõik arvutused lõppenud
- ✓ Tugi mitte-standartsetele I/O seadmetele
Otsene ligipääs lülititele, displeidele, ...
- ✓ Mitte-funktsionaalsed omadused
veakindlus, kättesaadavus, EMC-omadused, kaal, suurus, kasutajasõbralikkus, laiendatavus, eluiga, võimsustarve, ...
- ✓ Sobiv arvutusmudel




1918 TALLINNA TEHNIKAÜLIKOOL
TALLINN UNIVERSITY OF TECHNOLOGY

43

© Gert Jervan - TTÜ/ATI Arvutid II - Sardüsteemid - Loeng 2

Spetsifikatsioonid ja implementatsioonid

- ✓ **Spetsifikatsioon:** Süsteemi käitumuse ja muude omaduste kirjeldus
 - Projekterija saab oma tööks (sisendiks) spetsifikatsiooni ja loob selle põhjal implementatsiooni (toote). Toode luuakse paljude täiustavate sammude jooksul (refinement steps)



1918 TALLINNA TEHNIKAÜLIKOOL
TALLINN UNIVERSITY OF TECHNOLOGY

44

© Gert Jervan - TTÜ/ATI Arvutid II - Sardüsteemid - Loeng 2

Spetsifikatsioon

- ✓ Spetsifikatsioonid võivad olla:
 - Mitteformaalsed (loomulikus keeles)
 - Detailsemad ja ühetähenduslikumad, kasutades *spetsifikatsioonikeeli*
- ✓ Spetsifikatsioonikeeled peavad:
 - Olema võimelised hästi väljendada peamisi süsteemi omadusi ja erinevaid aspekte sisutihedal ja selgel kujul
 - Sobima hästi nõuete täitmise kontrolliks ja implementatsioonide sünteesiks (soovitavalt automaatselt)
- ✓ Alati tuleb valida see keel, mis antud süsteemi jaoks sobiks kõige paremini!

1918 TALLINNA TEHNIKAÜLIKOOL
TALLINN UNIVERSITY OF TECHNOLOGY

45

© Gert Jervan - TTÜ/ATI Arvutid II - Sardüsteemid - Loeng 2

Spetsifikatsioonikeeled

- ✓ Spetsifikatsioonikeeled võivad olla
 - Graafilised
 - Tekstilised
- ✓ Spetsifikatsioonikeeled võivad olla
 - Tavalised programmeerimiskeeled (C, C++)
 - Riistvara kirjelduskeeled (VHDL, Verilog)
 - Spetsiaalsed keeled, mida kasutatakse erinevates valdkondades süsteemide spetsifitseerimiseks. Tihti põhinevad need mingil *arvutusmudelil* (model of computation)

1918 TALLINNA TEHNIKAÜLIKOOL
TALLINN UNIVERSITY OF TECHNOLOGY

46

© Gert Jervan - TTÜ/ATI Arvutid II - Sardüsteemid - Loeng 2

Süsteemide spetsifitseerimine

- ✓ Mida me tahame sardsüsteemi spetsifikatsiooniga peale hakata?
 1. Valideerida süsteemi kirjeldust, et kontrollida, kas funktsionaalsus vastab soovitud ja et vajadused on kirjeldatud korrektselt. Selleks kasutatakse:
 - Formaalset verifitseerimist
 - Simuleerimist
 2. Et sünteesida efektiivseid rakendusi

1918 TALLINNA TEHNIKAÜLIKOOL
TALLINN UNIVERSITY OF TECHNOLOGY

47

© Gert Jervan - TTÜ/ATI Arvutid II - Sardüsteemid - Loeng 2

Formaalsed mudelid

- ✓ Me sooviksime, et spetsifitseerimiskeeled oleks hästi defineeritud semantikaga → spetsifikatsioonid peaksid olema ühetähenduslikud
 - Semantika on reeglite kogu, mis seob tähenduse (interpretatsiooni) süntaktiliste keelekonstruktsioonidega (sümbolite kombinatsiooniga)
 - Semantika põhineb aluseks oleval arvutusmudelil

Nimetatud mudel määrab ära, milliseid süsteeme saab selle keelega kirjeldada
Arvutusmudel määrab ära keele väljendusvõime

1918 TALLINNA TEHNIKAÜLIKOOL
TALLINN UNIVERSITY OF TECHNOLOGY

48

Formaalsed mudelid (2)

- ✓ Kas me sooviksime kasutada suure väljendusvõimega keeli (et saaksime kirjeldada mida iganes)?

Vahest mitte!

- Suur väljendusvõime: imperatiivne mudel (näiteks C või Java piiranguteta kasutamine):
 - Võime kirjeldada "kõike"
 - Puudub võimalus formaalseks analüüsiks (või see on väga keerukas)
- Piiratud väljendusvõime, mis põhineb hästi valitud arvutusmudelil:
 - Spetsifitseerida saab ainult valitud süsteeme
 - Formaalne analüüs on võimalik
 - Efektive (võib-olla isegi automaatse) sünteesi võimalus


Arvutusmudelid (Models of Computation)

Arvutusmudelid

- ✓ Arvutusmudelid (*models of computation*) käsitlevad keele täitmismudeli (*execution model*) loomiseks vajalikke teoreetiliste valikute kogumeid
 - Disain on esitatud kui komponentide kogum, mida võib vaadelda kui isoleeritud monoliitseid mooduleid (tihti kutsutakse neid protsessideks – *processes* või ülesanneteks – *tasks*), mis suhtlevad omavahel ja ümbruskonnaga
 - Arvutusmudel defineerib nende moodulite käitumise ning omavahelise suhtlemise

Arvutusmudelid (2)

- ✓ Arvutusmudelid esitavad:
 - Kuidas iga moodul (protsess või ülesanne) teostab oma sisemisi arvutusi
 - Kuidas moodulid vahetavad omavahel informatsiooni
 - Kuidas nad seostuvad omavahel kattuvuse mõistes
- ✓ Mõningad arvutusmudelid ei kajasta moodulite sisemust, vaid üksnes nende suhtlemist ja kattuvust




Komponendid

- ✓ Von Neumann'i mudel

Järjestikune täitmine

- ✓ Diskreetsed sündmused



Komponendid (2)

- ✓ Automaadid



- ✓ Differentiaalvõrrandid

$$\frac{\partial^2 x}{\partial t^2} = b$$



Kattuvus (Concurrency)

- ✓ Süsteemid koosnevad tegevuste (protsessid või ülesanded) kogumist. Neid tegevusi võib potentsiaalselt täita paralleelselt, ehk teisisõnu: nad on kattuvad (*concurrent*).
- ✓ Kuidas väljendada kattuvust? See on üks aspekt, milles arvutusmudelid erinevad
 - Andmete-põhine kattuvus
 - Kontrolli-põhine kattuvus

Andmete-põhine kattuvus

- ✓ Süsteem on kirjeldatud kui protsesside kogum ilma määratlemata täitmisjärjekorraga
- ↓
- ✓ Protsesside täitmise järjekord (ja selle põhjal võib kaudselt teha järeldusi paralleelsuse kohta) on fikseeritud ainult andmete sõltuvuse põhjal
 - Väga tüüpiline paljudes DSP rakendustes

Andmete-põhine kattuvus (2)


```

Process p1( in int a, out int x, out int y) {
}
Process p2( in int a, out int x) {
}
Process p3( in int a, out int x) {
}
Process p4( in int a, in int b, out int x) {
}

channel int I, O, C1, C2, C3, C4;

p1(I, C1, C2);
p2(C1, C3);
p3(C2, C4);
p4(C3, C4, O);

```



Ei ole oluline, mis järjekorras me need kirjutame

Kontrolli-põhine kattuvus

- ✓ Protsesside täitmise järjekord on üheselt kirjeldatud süsteemi spetsifikatsioonis
- ✓ Kasutatakse spetsiaalseid konstruktsioone et määrata ära täitmise järjekord ja kattuvus

Kontrolli-põhine kattuvus (2)

```

module p1:
.....
end module

module p2:
.....
end module

module p3:
.....
end module

module p4:
.....
end module

```

```

run p1;
[run p2 || run p3];
run p4

```

Siin on kirjutamise järjekord esmaoluline

- ✓ See näide on kirjutatud ESTERELis
- ✓ Protsess p1 algab esimesena ja peab lõppema enne kui p2 ja p3 algavad
- ✓ p2 ja p3 algavad paralleelselt
- ✓ p2 ja p3 peavad mõlemad lõppema, enne kui p4 saab alustada

Kommunikatsioon

- ✓ Protsessid peavad info vahetuseks kommunikeeruma
- ✓ Erinevad arvutusmudelid kasutavad erinevaid arvutusmudeleid
- ✓ Jagatud mälu (*shared memory*)
- ✓ Sõnumite edastamine (*message passing*)
 - Blokeeriv
 - Mitte-blokeeriv

© Gert Jervan - TTU/ATI Arvutid II - Sardüsteemid - Loeng 2

Jagatud mälu

✓ Iga saatev protsess kirjutab jagatud muutujatesse, mida saavad omakorda vastuvõtavad protsessid lugeda

Lokaalsed muutujad:
- a: p1
- b: p2

Jagatud muutujad:
- X

1918 TALLINNA TEHNIKAÜLIKOOL TALLINN UNIVERSITY OF TECHNOLOGY 61

© Gert Jervan - TTU/ATI Arvutid II - Sardüsteemid - Loeng 2

Jagatud mälu (2)

✓ Võivad tekkida võidujooksud (race conditions) tagajärjeks vastuolulised andmed
 ☞ Kriitilised sektsioonid = sektsioonid, kus ressursile (näiteks jagatud mälu) tuleb garanteerida ainuõiguslik ligipääs

```

process a {
..
P(S) //lukustamine
.. //kriitiline sektsioon
V(S) //luku vabastamine
}

process b {
..
P(S) //lukustamine
.. //kriitiline sektsioon
V(S) //luku vabastamine
}
    
```

Ilma võidujooksuta ligipääs jagatud mälule, mida kaitseb lukk S

- Seda mudelit kasutavad:
 - Kriitiliste sektsioonide vastastikune välistamine
 - Cache coherency (jagatud vahemälu) protokollid

1918 TALLINNA TEHNIKAÜLIKOOL TALLINN UNIVERSITY OF TECHNOLOGY 62

© Gert Jervan - TTU/ATI Arvutid II - Sardüsteemid - Loeng 2

Sõnumite edastamine

✓ Andmed edastatakse üle abstraktse kommunikatsioonikeskkonna, mida nimetatakse kanaliks

```

process p1{
int a;
.....
C.send( a+1);
.....
}

process p2{
int b;
.....
b = C.receive();
.....
}
    
```

✓ See kommunikatsioonimudel on piisav kirjeldamiseks hajussüsteeme (*distributed systems*)

1918 TALLINNA TEHNIKAÜLIKOOL TALLINN UNIVERSITY OF TECHNOLOGY 63

© Gert Jervan - TTU/ATI Arvutid II - Sardüsteemid - Loeng 2

Mitteblokeeriv (asünkroonne)

✓ Saatja ei pea ootama kuni sõnum on kohale jõudnud; Potentsiaalne probleem: Puhvri täitumine

1918 TALLINNA TEHNIKAÜLIKOOL TALLINN UNIVERSITY OF TECHNOLOGY 64

© Gert Jervan - TTU/ATI Arvutid II - Sardüsteemid - Loeng 2

Blokeeriv sõnumite edastamine - rendez-vous

✓ Saatja ootab kuni vastuvõtja on sõnumi kätte saanud

```

...
send()
...

receive()
...
    
```

✓ Protsess, mis suhtleb, blokeerib end (suspends), kuni teine protsess on valmis andmete ülekandeks

✓ Need kaks protsess peavad ennast enne andmete ülekannet sünkroniseerima

1918 TALLINNA TEHNIKAÜLIKOOL TALLINN UNIVERSITY OF TECHNOLOGY 65

© Gert Jervan - TTU/ATI Arvutid II - Sardüsteemid - Loeng 2

Laiendatud rendez-vous

✓ Vastuvõttev pool peab saatma spetsiaalse teate kättesaamise kohta. Vastu võttev pool võib teostada enne teate saatmist andmete kontrolli.

```

...
send()
...

receive()
...
ack
...
    
```

1918 TALLINNA TEHNIKAÜLIKOOL TALLINN UNIVERSITY OF TECHNOLOGY 66

Sünkroniseerimine

- ✓ Sünkroniseerimist ei saa eraldada kommunikatsioonist
 - Iga protsesside vaheline suhtlemine eeldab mõningast kommunikatsiooni ja sünkroniseerimist
- ✓ Sünkroniseerimine: Üks protsess on seisatud (*suspended*) kuni teise täitmine jõuab mingi punktini
 - Kontrolli-põhine sünkroniseerimine
 - Andmete põhine sünkroniseerimine

Kontrolli-põhine sünkroniseerimine

```
module p1:
.....
end module
```

```
module p2:
.....
end module
```

```
module p3:
.....
end module
```

```
module p4:
.....
end module
```


```
run p1;
[run p2 || run 3];
run p4
```

- ✓ Kontrolli-põhise sünkroniseerimise puhul tegeleb sünkroniseerimisega kontrollstruktuur

- ✓ Siin on mitmeid sünkroniseerimise punkte:
 - peale p1 lõpetamist ja enne p2, p3 algust
 - Peale p2 ja p3 lõppemist ning enne p4 algust

Andmete põhine sünkroniseerimine

- ✓ Kommunikatsioonimehhanismid väljendavad kaudselt ka sünkroniseerimist
- ✓ Jagatud mälu põhine sünkroniseerimine



Andmete põhine sünkroniseerimine (2)

- ✓ Sõnumite edastamise põhine sünkroniseerimine
 - Kommunikatsiooni blokeerimine sõnumitega tähendab automaatselt saatja ja vastuvõtja vahelist sünkroniseerimist

Protsesside omadused

- ✓ **Protsesside arv**
 - Staatiline;
 - Dünaamiline (Dünaamiliselt muutuv riistvaraplatvorm?)
- ✓ **Käitumuslik hierarhia:**
 - Protsesside rekursiivne deklareerimine (ADA, VHDL)


```
process {
  process {
    process {
    }}}

```
 - või kõik deklareeritud samal tasemel (samm struktuurse hierahia suunas)


```
process { ... }
process { ... }
process { ... }
```

Protsesside omadused (2)

- ✓ Erinevad tehnikad protsesside loomiseks
 - Ilmutatud kujul koodis (vt. ADA)


```
declare
  process P1 ...
```
 - fork ja join (vt. Unix)



```
id = fork();
```
 - spetsiaalsed protsessi loomise funktsioonid


```
id = create_process(P1);
```

Sünkroonsed v. asünkroonsed keeled

- ✓ Mitmete protsesside kirjeldamine on paljudes keeltes mittedeterministlik: Ülesannete täitmise järjekord ei ole kindlaks määratud (võib mõjutada tulemust).
- ✓ Sünkroonsed keeled: põhinevad automaatide teorial.
- ✓ „Sünkroonsete keelte eesmärgiks on pakkuda kõrgtaseme, modulaarseid konstruktsioone, et selliseid automaate oleks kergem luua” [Halbwachs].
- ✓ Sünkroonsed keeled kirjeldavad samaaegselt töötavaid automaate.

Sünkroonsed v. asünkroonsed keeled (2)



- ✓ Sünkroonsed keeled eeldavad (globaalset) taktsignaali. Igal taktil arvestatakse kõikide sisenditega, arvutatakse uued olekud ja väljundid ning alles siis tehakse siire.
- ✓ See eeldab levitamismehhanisme kõikidesse süsteemi osadesse.
- ✓ Ideaalne vaade üheaegsele toimimisele.
- ✓ Eeliseks on deterministliku käitumise tagamine.

Tüüpilised arvutusmudelid

- ✓ Olekudiagrammid (StateCharts)
- ✓ Andmevoo (dataflow) mudelid
- ✓ Petri võrgud (Petri Nets)
- ✓ Diskreetsed sündmused (Discrete events)
- ✓ (Sünkroonsed) lõplikud olekumasinad (Finite State Machines)
- ✓ Sünkroonsed/reaktiivsed keeled
- ✓ Koosdisaini lõplikud olekumasinad
- ✓ Timed Automata

Keelte võrdlus

| Communication/ local computations | Shared memory | Message passing | |
|--|------------------------------|--|--------------------------|
| | | Synchronous | Asynchronous |
| Communicating finite state machines | StateCharts | | SDL |
| Data flow model | Not useful | | Kahn process networks |
| Von Neumann model | C, C++, Java | C, C++, Java with libraries CSP, ADA | |
| Discrete event (DE) model | VHDL, Verilog, SystemC | Only experimental systems, e.g. distributed DE in Ptolemy | |

Olekudiagrammid (StateCharts)

Olekudiagrammid

- ✓ Arvutusmudel, mis põhineb jagatud mälu kommunikatsioonil
- ✓ Sobib ainult kohtarakendustele (mitte hajussüsteemidele)
- ✓ Klassikaline automaat ei ole sobiv keerukate süsteemide kirjeldamiseks (keerukaid graafe ei ole võimalik inimestel mõista)
- ✓ Hierarhia sisse toomine → StateCharts [Harel, 1987]

© Gert Jervan - TTÜ/ATI Arvutid II - Sardüsteemid - Loeng 2

Hierarhia

FSM on täpselt ühes S'i oleks kui S on aktiivne (kas A või B või ...)

Superstate

Oleku E eellane (ancestor)

Alamolekud (substates)

TALLINNA TEHNIKAÜLIKOOL
TALLINN UNIVERSITY OF TECHNOLOGY

79

© Gert Jervan - TTÜ/ATI Arvutid II - Sardüsteemid - Loeng 2

Ajalugu, vaikimisi olek, timerid

Superstate

Alamolekud (substates)

TALLINNA TEHNIKAÜLIKOOL
TALLINN UNIVERSITY OF TECHNOLOGY

80

© Gert Jervan - TTÜ/ATI Arvutid II - Sardüsteemid - Loeng 2

Kattuvus

✓ AND-superstate

answering-machine

line-monitoring

key-monitoring (excl. on/off)

off

TALLINNA TEHNIKAÜLIKOOL
TALLINN UNIVERSITY OF TECHNOLOGY

81

© Gert Jervan - TTÜ/ATI Arvutid II - Sardüsteemid - Loeng 2

Hinnang StateChart'ile

✓ Pros:

- Hierarhia lubab suvalist komplekti AND- ja OR-superstate'e.
- Mitmed kommentstarkvarapaketid (StateMate, StateFlow, BetterState, ...)
- On olemas „back-end“ tarkvara StateChart'ide transleerimiseks C-sse või VHDLi, võimaldades sedasi tarkvaralisi ja riistvaralisi lahendusi.

TALLINNA TEHNIKAÜLIKOOL
TALLINN UNIVERSITY OF TECHNOLOGY

82

© Gert Jervan - TTÜ/ATI Arvutid II - Sardüsteemid - Loeng 2

Hinnang StateChart'ile (2)

✓ Cons:

- Genereeritud C programmid ei ole alati efektiivsed
- Ei sobi hajusrakendustele
- Ei ole programmilisi konstruktsioone
- Ei võimalda kirjeldada mitte-funktsionaalset käitumist
- Ei ole objekt orienteeritud
- Ei võimalda haarata struktuurset hierarhiat

Laiendused:

- Module charts struktuurse hierarhia kirjelduseks

TALLINNA TEHNIKAÜLIKOOL
TALLINN UNIVERSITY OF TECHNOLOGY

83

1918 TALLINNA TEHNIKAÜLIKOOL TALLINN UNIVERSITY OF TECHNOLOGY

Arvutitehnika instituut ati.ttu.ee


SDL

SDL

- ✓ Arvutusmodel, mis põhineb asünkroonsel sõnumite edastamisel
- ✓ Sobib muuhulgas ka hajussüsteemide jaoks


| Kommunikatsioon/ arvutused | Jagatud mälu | Sõnumite edastamine | |
|-------------------------------|--------------|---------------------|----------------|
| | | Blokeeriv | Mitteblokeeriv |
| FSM | StateCharts | | SDL |

FSMide/rotsesside kujutamine SDL'iga



SDLi FSMide vaheline kommunikatsioon


- ✓ FSMide (või „rotsesside“) vaheline kommunikatsioon põhineb sõnumite edastamisel, eeldades lõpmatu suurusega FIFO puhvreid



- Iga protsess võtab FIFO järgmise elemendi
- Kontrollib, kas sisend vastab siirdele
- Kui jah: siire toimub
- Kui ei: sisendit ignoreeritakse

Protsesside suhtlusdiagrammid

- ✓ Protsesside vahelise suhtlemise kirjeldamiseks võib kasutada suhtlusdiagramme (Blokkiagrammide erijuht).
- ✓ Lisaks protsessidele, on nendel diagrammidel ka kanalid ja kohalikud signaalid



SDLi täiendavad võimalused




- ✓ Hierarhia
- ✓ Timerid
- ✓ Protseduurid
- ✓ Protsesside loomine ja lõpetamine
- ✓ Andmete kirjeldamine

Süsteemi näide: toiduautomaat

Masin, mis müüb erinevaid maiustusi
Aksepteerib erinevaid münste
Ei ole hajusrakendus



[J.M. Bergé, O. Levia, J. Roullard: High-Level System Modeling, Kluwer Academic Publishers, 1995]



SDL

- Ideaalne hajusrakendustele (kasutati ISDNI spetsifitseerimisel),
- Tarkvara on saadaval: SINTEF, Telelogic, Cinderella (www.cinderella.dk).
- Ei ole täiesti deterministlik ja ei ole sünkroonne
- Implementatsiooni puhul on vaja teada FIFO maksimumsuurust – arvutamine võib olla väga keeruline
- Timeri põhimõte sobib vaid pehmetele reaajaja süsteemidele
- Hierarhiate kasutamine on limiteeritud
- Programmeerimiskeelte tugi on limiteeritud
- Mittefunktsionaalseid omadusi ei ole võimalik kirjeldada
- Rohkem infot: www.sdl-forum.org

1918 TALLINNA TEHNIKAÜLIKOOL
TALLINN UNIVERSITY OF TECHNOLOGY

Arvutitehnika instituut
ati.ttu.ee

94

Keelte võrdlus

| Communication/ local computations | Shared memory | Message passing | |
|--------------------------------------|------------------------|---|-----------------------|
| | | Synchronous | Asynchronous |
| Communicating finite state machines | StateCharts | | SDL |
| Data flow model | Not useful | | Kahn process networks |
| Von Neumann model | C, C++, Java | C, C++, Java with libraries CSP, ADA | |
| Discrete event (DE) model | VHDL, Verilog, SystemC | Only experimental systems, e.g. distributed DE in Ptolemy | |

1918 TALLINNA TEHNIKAÜLIKOOL
TALLINN UNIVERSITY OF TECHNOLOGY

95

Andmevoo mudelid (Dataflow models)

1918 TALLINNA TEHNIKAÜLIKOOL
TALLINN UNIVERSITY OF TECHNOLOGY

Arvutitehnika instituut
ati.ttu.ee

Andmevoo mudelid

- ✓ Süsteemid on kirjeldatud, kui suunatud graafid, kus:
 - Sõlmed esitavad arvutusi (protsesse)
 - Kaared esitavad täielikult järjestatud andmevoogu
- ✓ Sõltuvalt semantikast on andmevoo põhjal defineeritud mitmeid erinevaid arvutusmudeleid:
 - Kahni protsessivõrgud (Kahn Process Networks)
 - Andmevoo protsessivõrgud (Dataflow process networks)
 - Sünkroonne andmevoog (Synchronous dataflow)
 - ...
- ✓ Andmete-põhine kattuvus


Andmevoo mudelid (2)

- ✓ Andmevoo mudelid on väga sobivad signaalitöötluses
 - Kodeerimine/dekodeerimine, filtreerimine, pakkimine jne
 - Perioodilised ja regulaarsed andmete lugemised
 - Tüüpiliselt on signaalitöötlusalgoritmid esitatud blokk-diagrammidena, mis sobib väga hästi andmevoo semantikaga

Andmevoo mudelid (3)

```

Process p1( in int a, out int x, out int y) {
.....
}
Process p2( in int a, out int x) {
.....
}
Process p3( in int a, out int x) {
.....
}
Process p4( in int a, in int b, out int x) {
.....
}
    
```



```

channel int I, O, C1, C2, C3, C4;
p1(I, C1, C2);
p2(C1, C3);
p3(C2, C4);
p4(C3, C4, O);
    
```

Protsesside sisemist andmetöötlust on võimalik kirjeldada suvalises programmeerimiskeeles (näiteks C)
Seda nimetatakse põhikeeleks (*host language*)

Kahni protsessivõrgud


- ✓ Protsesside suhtlemisel saadetakse andmeühikuid läbi ühesuunaliste FIFO kanalite
 - ✓ Kanalisse kirjutamine on mitteblokeeriv
 - ✓ Lugemine blokeeriv:
 - Protsess on blokeeritud kuni kanal on piisav kogus andmeid
- ↓
- Protsess, mis proovib lugeda tühjast kanalist, peab ootama kuni andmed on saadaval. Ta ei saa enne lugemise alustamist, kas andmed on saadaval. Samuti ei saa ta ka tühja kanali korral lugemisest loobuda
- **Determinism!**

Kahni protsessivõrgud (2)

- ✓ Kahni protsessivõrgud on deterministlikud:
 - Kindale sisendandmete kombinatsioonile vastab vaid üks võimalik väljundandmete kombinatsioon (sõltumata sellest, kui kaua võtavad mingid arvutused aega)
 - On võimalik vaid spetsifikatsiooni põhjal (teadmata midagi implementatsioonist) tuletada väljundjada, teades sisendandmeid

```


Process p1( in int a, out int x, out int y) {
int k;
loop
k = a.receive();
if k mod 2 = 0 then
x.send(k);
else
y.send(k);
end if;
end loop; }
Process p2( in int a, out int x) {
int k;
loop
k = a.receive();
x.send(k);
end loop; }
Process p3( in int a, in int b, out int x) {
int k; bool sw = true;
loop
if sw then
k = a.receive();
else
k = b.receive();
end if;
x.send(k);
sw = !sw;
end loop; }
channel int I, O, C1, C2, C3, C4;
p1(I, C1, C2);
p2(C1, C3);
p3(C2, C4, O);
    
```



KPN

Aeg

- ✓ Andmevoo mudelid on asünkroonselt kattuvad
 - Sündmused võivad toimuda igal ajal
 - On olemas sündmuste osaline järjestatavus
 - A poolt sümboli genereerimine toimub alati enne selle tarbimist B poolt
 - Ei ole mingit ette määratud järjekorda, kas sümboli tarbib enne B või C



Petri võrgud (Petri Nets)

Petri võrgud


- ✓ Süsteem on spetsifitseeritud kui suunatud kahealuseline graaf, kus on kahte tüüpi sõlmi:
 - **Koha sõlmed (places):** Hoiavad hajutatud süsteemi olekut, mida väljendatakse märgi (token) olemasolu või puudumisega antud sõlmes
 - **Üleminekud (transitions):** Kasutatakse süsteemi toimimise tähistamiseks
- ✓ Süsteemi olek: kirjeldatakse koha sõlmede markeeringuga (märkide arv igas sõlmes)

Petri võrgud (2)

- ✓ Süsteemi dünaamiline areng on määratletud üleminekute käivitumisega
 - Üleminek võib käivituda kui kõik sellele eelnevad koha sõlmed on märgitud
 - Ülemineku käivitumisel likvideeritakse iga eelneva koha sõlme märgistus ja märgitakse kõik järgnevad sõlmed


Petri võrgud näide

- ✓ Genereeriv ja vastuvõttev protsess suhtlevad läbi puhvri




Petri võrgud näide (2)

- ✓ Näite jätk...



Petri võrgud näide (3)


- ✓ Näite jätk...



- ✓ NB! Puhvri suurus on lõpmatu (märgid võivad sõlmes B koguneda)

Petri võrgud näide (4)

- ✓ Sama näide, aga limiteeritud puhvriga. Puhvri suurus (esialgne märkide arv B' -is) on kolm



- ✓ Märkide koguarv B -s ja B' -s on konstantne

Petri võrkude tunnused ja kasutus

- ✓ Petri võrgud on intuiitvised ja mitteinterpreteeritud mudel
- ✓ On palju kasutatud nii infosüsteemide arendamisel, kui ka arvutiarhitektuuride, operatsioonisüsteemide, hajussüsteemide ja riistvarasüsteemide loomisel

Petri võrkude omadused

- ✓ Saab kontrollide mitmeid süsteemi omadusi:
 - Piiratus (*Boundness*) – saab kontrollida, et etteantud ressursid ei oleks ületatud. Tokenite arv teatud kohas. Kui piirang on 1, siis seda kutsutakse vahel ka ohutuseks (*safeness*)
 - Elus olemine (*Liveness*) – Et vältida deadlock'e. Üleminek on elus, kui iga võimaliku märgistuse puhul on võimalik selle ülemineku aktiveerumine
 - Saavutatavus (*Reachability*) – Et jõutakse vajalikku olekusse või et mõnda olekusse kunagi ei jõutaks. Kas on võimalik liikuda ühest märgistusest teise?
- ✓ Spetsiaalsed matemaatilised töövahendid. Formaalne verifitseerimine.

Petri võrkude omadused (2)

- ✓ Petri võrgud on asünkroonselt samaaegsed
 - Sündmused võivad toimuda igal ajal
 - On olemas sündmuste osaline järjestus
- ✓ Laiendused:
 - Ajalised Petri võrgud (aja aspektide modelleerimiseks)
 - Ülekannetega on seotud ajad (aja intervallid)
 - Märgid kannavad ajamärgistust
 - Värvitud Petri võrgud
 - Märkiel on väärtused
 - Ülekannetega on seotud funktsioonid
- ✓ Petri võrke saab simuleerida, et süsteemi verifitseerida ja hinnata suutlikust

Discrete Event Models

DEM

- ✓ Süsteem on protsesside kogum, mis reageerib sündmustele
- ✓ Iga sündmusega on seotud ajatempel, mis näitab selle sündmuse toimumise aega
- ✓ Ajatemplid on täielikult reastatud
- ✓ Diskreetne sündmusesimulaator peab globaalset sündmuste järjekorda, mis on sorteeritud ajatemplite põhisel. Simulaator defineerib ka globaalse ühtse aja
- ✓ Mudelid on asünkroonsed ja samaaegsed
- ✓ Näiteks: VHDL, Verilog

Imperatiivsed keeled

C, SystemC, Java, ...

Keelte võrdlus

| Communication/ local computations | Shared memory | Message passing | |
|--|------------------------------|--|--------------------------|
| | | Synchronous | Asynchronous |
| Communicating finite state machines | StateCharts | | SDL |
| Data flow model | Not useful | | Kahn process networks |
| Von Neumann model | C, C++, Java | C, C++, Java with libraries CSP, ADA | |
| Discrete event (DE) model | VHDL, Verilog, SystemC | Only experimental systems, e.g. distributed DE in Ptolemy | |

C kasutamine sardüsteemide loomisel

✓ Motivatsioon


- Paljud standardid (näiteks GSM, MPEG) on publitseeritud C programmidenä
 - Riistvara kirjelduskeele (näiteks VHDL) kasutamiseks peaks standardeid hakkama "tõlkima"
- Paljude süsteemide funktsionaalsus eeldab nii riistvara kui ka tarkvara
 - Simuleerimine nõuaks vastavaid liideseid, kui just sama keelt ei kasutata
- On proovitud kirjeldada riistvara ja tarkvara, lähtudes samast keelest. See ei olegi nii lihtne → Erinevad C dialektid riistvara kirjeldamiseks

C/C++ puudused

- ✓ C/C++ ei ole loodud riistvara disainiks
- ✓ C/C++ ei toeta:
 - Riistvara stiilis kommunikatsiooni – signaalid, protokollid
 - Aja mõistet – taksignaali, operatsioonide ajaline järjestus
 - Kattuvus – Riistvara töötab paralleelselt
 - Reaktiivsus – Riistvara reageerib välistele andmetele, suhtleb keskkonnaga
 - Riistvaralised andmetüübid – bit, mitmevärtuseline loogika
- ✓ Silumise käigus on ligipääs riistvarale keeruline

SpecC

```
interface L {void Write(int x);};
interface R {int Read(void);};
channel C implements L,R
{ int Data; bool Valid;
  void Write(int x) {Data=x; Valid=true;}
  int Read(void) {while (!Valid) waitfor(10); return (Data);}
};
behavior B1 (in int p1, L p2, in int p3)
{void main(void) {/*...*/ p2.Write(p1);} };
behavior B2 (out int p1, R p2, out int p3)
{void main(void) {/*...*/ p3=p2.Read(); } };
behavior B(in int p1, out int p2)
{ int c1; C c2; B1 b1(p1,c2,c1); B2 b2 (c1,c2,p2);
  void main (void)
  {par {b1.main();b2.main();}}
};
```



© Gert Jervan - TTU/ATI Arvutid II - Sardsüsteemid - Loeng 2

* Good to know VHDL ☺

SystemC

- ✓ Requirements, solutions for modeling HW in a SW language:
 - C++ class library including required functions.
 - Concurrency: via processes, controlled by sensivity lists* and calls to wait primitives.
 - Time: Floating point numbers in SystemC 1.0. Integer values in SystemC 2.0; Includes units such as ps, ns, μs etc*.
 - Support of bit-datypes: bitvectors of different lengths; 2- and 4-valued logic; built-in resolution*)
 - Communication: plug-and-play (pnp) channel model, allowing easy replacement of intellectual property (IP)
 - Deterministic behavior not guaranteed.

TALLINNA TEHNIKAÜLIKOOL
TALLINN UNIVERSITY OF TECHNOLOGY

121

© Gert Jervan - TTU/ATI Arvutid II - Sardsüsteemid - Loeng 2

SystemC arhitektuur

The diagram illustrates the SystemC architecture layers from top to bottom:

- Channels for MoCs** (Kahn process networks, SDF, etc)
- Methodology-specific Channels** (Master/Slave library)
- Elementary Channels** (Signal, Timer, Mutex, Semaphore, FIFO, etc)
- Core Language** (Module, Ports, Processes, Events, Interfaces, Channels, **Event-driven simulation kernel**)
- Data types** (Bits and bit-vectors, Arbitrary precision integers, Fixed-point numbers, 4-valued logic types, logic-vectors, C++ user defined types)
- C++ Language Standard**

TALLINNA TEHNIKAÜLIKOOL
TALLINN UNIVERSITY OF TECHNOLOGY

122

© Gert Jervan - TTU/ATI Arvutid II - Sardsüsteemid - Loeng 2

Java

- ✓ Eelised
 - "Ohutu" keel
 - Puudub viidaaritmeetika
 - Toetab eranditötlust (*exception handling*)
 - Kasutaja põhjustatud mälulekete puudumine
 - Toetab kattuvust (*light-weight processes*)
 - Platvormist sõltumatu
 - Väga kompaktna *byte-code* (kompaktnem, kui teiste keelte masinkood)

TALLINNA TEHNIKAÜLIKOOL
TALLINN UNIVERSITY OF TECHNOLOGY

123

© Gert Jervan - TTU/ATI Arvutid II - Sardsüsteemid - Loeng 2

Java

- ✓ Puudused
 - *Run-time library* te suurus
 - Ligipääs spetsiaalsele riistvarale (otsene I/O kontroll)
 - Automaatne mälukoristus
 - Mittedeterministlik threadide käivitamine (WCET hinnangud peavad olema väga pessimistlikud)
 - Real-aja mõiste hägusus

TALLINNA TEHNIKAÜLIKOOL
TALLINN UNIVERSITY OF TECHNOLOGY

124

© Gert Jervan - TTU/ATI Arvutid II - Sardsüsteemid - Loeng 2

Java 2

The diagram shows the Java 2 architecture with different editions and virtual machines:

- Java 2 Editions:** Enterprise Edition, Standard Edition, Micro Edition (with CDC and CLDC).
- Virtual Machines:** HotSpot, JVM, KVM, Card VM.
- Memory Requirements:**
 - HotSpot: 10MB, 64 bit
 - JVM: 1MB, 32 bit
 - KVM: 512kB, 32 bit
 - Card VM: 32kB, 16 bit
 - Card VM: 8 bit

<http://java.sun.com/products/cldc/wp/KVMwp.pdf>

TALLINNA TEHNIKAÜLIKOOL
TALLINN UNIVERSITY OF TECHNOLOGY

125

© Gert Jervan - TTU/ATI Arvutid II - Sardsüsteemid - Loeng 2

Veel keeli...

- ✓ Sequence diagrams
- ✓ UML
- ✓ Pearl
- ✓ Chill
- ✓ Estelle
- ✓ Silage
- ✓ Esterel
- ✓ Matlab
- ✓ Simulink
- ✓ StateFlow
- ✓ Lotos, Z

TALLINNA TEHNIKAÜLIKOOL
TALLINN UNIVERSITY OF TECHNOLOGY

126

Levels of hardware modeling

- ✓ Possible set of levels (others exist)
 - System level
 - Algorithmic level
 - Instruction set level
 - Register-transfer level (RTL)
 - Gate-level models
 - Switch-level models
 - Circuit-level models
 - Device-level models
 - Layout models
 - Process and device models

System level

- ✓ Term not clearly defined.
- ✓ Here: denotes the entire embedded system, system into which information processing is embedded, and possibly also the environment.
- ✓ Models may include mechanics + information processing. May be difficult to find appropriate simulators. Solutions: VHDL-AMS, SystemC or MATLAB. MATLAB+VHDL-AMS support partial differential equations.
- ✓ Challenge to model information processing parts of the system such that the simulation model can be used for the synthesis of the embedded system.

Algorithmic level

- ✓ Simulating the algorithms that we intend to use within the embedded system.
- ✓ No reference is made to processors or instruction sets.
- ✓ Data types may still allow a higher precision than the final implementation.
- ✓ If data types have been selected such that every bit corresponds to exactly one bit in the final implementation, the model is said to be bit-true. non-bit-true → bit-true should be done with tool support.
- ✓ Single process or sets of cooperating processes.

Algorithmic level: Example: -MPEG-4 full motion search -

```

for (z=0; z<20; z++)
  for (x=0; x<36; x++) {x1=4*x;
    for (y=0; y<49; y++) {y1=4*y;
      for (k=0; k<9; k++) {x2=x1+k-4;
        for (l=0; l<9; ) {y2=y1+l-4;
          for (i=0; i<4; i++) {x3=x1+i; x4=x2+i;
            for (j=0; j<4;j++) {y3=y1+j; y4=y2+j;
              if (x3<0 || 35<x3||y3<0||48<y3)
                then_block_1; else else_block_1;
              if (x4<0|| 35<x4||y4<0||48<y4)
                then_block_2; else else_block_2;
            }
          }
        }
      }
    }
  }
}

```

Instruction level

- ✓ Algorithms already compiled for the instruction set. Model allows counting the executed number of instructions.
- ✓ Variations:
 - Simulation only of the effect of instructions
 - Transaction-level modeling: each read/write is one transaction, instead of a set of signal assignments
 - Cycle-true simulations: exact number of cycles
 - Bit-true simulations: simulations using exactly the correct number of bits


Instruction level: example

| Assembler (MIPS) | Simulated semantics |
|------------------|-----------------------------|
| and \$1,\$2,\$3 | Reg [1] :=Reg [2] ∧ Reg [3] |
| or \$1,\$2,\$3 | Reg [1] :=Reg [2] ∨ Reg [3] |
| andi \$1,\$2,100 | Reg [1] :=Reg [2] ∧ 100 |
| sll \$1,\$2,10 | Reg [1] :=Reg [2] << 10 |
| srl \$1,\$2,10 | Reg [1] :=Reg [2] >> 10 |

Register transfer level (RTL)

- ✓ Modelling of all components at the register-transfer level, including
 - arithmetic/logic units (ALUs),
 - registers,
 - memories,
 - muxes and
 - decoders.
- ✓ Models at this level are always cycle-true.
- ✓ Automatic synthesis from such models is not a major challenge.


Register transfer level: example (MIPS)



Gate-level models

- ✓ Models contain gates as the basic components.
- ✓ Information about signal transition probabilities can be used for power estimations.
- ✓ Delay calculations can be more precise than for RTL. Typically no information about the length of wires (still estimates).
- ✓ Term sometimes also denotes Boolean functions (No physical gates; only considering the behavior of the gates). Such models should be called "Boolean function models".

Gate-level models: Example




source:
http://geda.seul.org/screenshots/screenshot-schem2.png

Switch-level models

- ✓ Switch level models use switches (transistors) as their basic components.
- ✓ Switch level models use digital values models.
- ✓ In contrast to gate-level models, switch level models are capable of reflecting bidirectional transfer of information.

Switch level model: example




Source: http://vada1.skku.ac.kr/ClassInfo/ic/vsicad/chap-10.pdf

Circuit level models: Example


- ✓ Models circuit theory. Its components (current and voltage sources, resistors, capacitances, inductances and possibly macro-models of semiconductors) form the basis of simulations at this level.

Simulations involve partial differential equations. Linear if and only if the behavior of semiconductors is linearized.




Circuit level models: SPICE

The most frequently used simulator at this level is SPICE [Vladimirescu, 1987] and its variants.
Example:




```
.SUBCKT NAND2 VDD VSS A B OUT
MN1 I1 A VSS VSS NFET W=8U L=4U AD=64P AS=64P
MN2 OUT B I1 VSS VSS NFET W=8U L=4U AD=64P AS=64P
MP1 OUT A VDD VDD PFET W=16U L=4U AD=128P AS=128P
MP2 OUT B VDD VDD PFET W=16U L=4U AD=128P AS=128P
CA A VSS 50fF
CB B VSS 50fF
COUT OUT VSS 100fF
.ENDS
```

Circuit level models: sample simulation results



Device level

- ✓ Simulation of a single device (such as a transistor).
- ✓ Example (SPICE-simulation [IMEC]):



Layout models

- ✓ Reflect the actual circuit layout,
- ✓ include geometric information,
- ✓ cannot be simulated directly: behavior can be deduced by correlating the layout model with a behavioral description at a higher level or by extracting circuits from the layout.
- ✓ Length of wires and capacitances frequently extracted from the layout, back-annotated to descriptions at higher levels (more precision for delay and power estimations).

Layout models: Example

© Mosis (<http://www.mosis.org/Technical/Designsupport/polyflowC.html>); Tool: Cadence

© Gert Jervan - TTÜ/ATI Arvutid II - Sardüsteemid - Loeng 2

Process models

✓ Model of fabrication process; Example [IMEC]:
Doping as a function of the distance from the surface

Movie (German) 145

© Gert Jervan - TTÜ/ATI Arvutid II - Sardüsteemid - Loeng 2

Keeled ja abstraktsioonitasemed

146

© Gert Jervan - TTÜ/ATI Arvutid II - Sardüsteemid - Loeng 2

Keelte võrdlus

| Language | Behavioral Hierarchy | Structural Hierarchy | Programming Language Elements | Exceptions Supported | Dynamic Process Creation |
|-------------|----------------------|----------------------|-------------------------------|----------------------|--------------------------|
| StateCharts | + | - | - | + | - |
| VHDL | + | + | + | - | - |
| SpecCharts | + | - | + | + | - |
| SDL | + | + | + | - | + |
| Petri nets | - | - | - | - | + |
| Java | + | - | + | + | + |
| SpecC | + | + | + | + | + |
| SystemC | + | + | + | -(2.0) | -(2.0) |
| ADA | + | - | + | + | + |

147

© Gert Jervan - TTÜ/ATI Arvutid II - Sardüsteemid - Loeng 2

Keelte kasutamine praktikas

Erinevad lähenemised:

148

© Gert Jervan - TTÜ/ATI Arvutid II - Sardüsteemid - Loeng 2

Milline modelleerimissuund valida?

- ✓ Kõik sõltub loodavast süsteemist
 - Kas domineerib andmevoog (nagu näiteks DSPdes) või on tegemist kontrollile orienteeritud süsteemidga (reaktiivsed süsteemid)?
 - Sünkroonne või asünkroonne? Tsentraliseeritud või hajutatud?
 - Kui suur?
 - Milline on suhe aega?
 - ...
- ✓ Mida sa tahad mudeliga teha?
 - Simuleerimine
 - Formaalne verifitseerimine
 - Automaatne süntees
 - ...
- ✓ Millised tööriistad on kättesaadavad ja mis sulle (või su bossile) sobivad

149

© Gert Jervan - TTÜ/ATI Arvutid II - Sardüsteemid - Loeng 2


Milline modelleerimissuund valida? (2)

- ✓ Ära kasuta seda, mis võimaldab teha "kõike"!
- ✓ Eelmisest loengust:
 - Suur väljendusvõime: imperatiivne mudel (näiteks C või Java piiranguteta kasutamine):
 - Võime kirjeldada "kõike"
 - Puudub võimalus formaalseks analüüsiks (või see on väga keerukas)
 - Piiratud väljendusvõime, mis põhineb hästi valitud arvutusmudelil:
 - Spetsifitseerida saab ainult valitud süsteeme
 - Formaalne analüüs on võimalik
 - Efektivse (võib-olla isegi automaatse) sünteesi võimalus

150

Milline modelleerimissuund valida? (3)

- ✓ Suured sardsüsteemid on heterogeensed → mudelite segu



Keelte kasutamine

- ✓ Keele valik on suuresti seotud kasutatava modelleerimismeetodiga
Seda seetõttu, et paljud keeled on väga tugevalt seotud mingi kindla arvutusmudeliga
 - Kommuniqueeruvad asünkroonsed olekuautomaadid: SDL, Lotos
 - Sünkroonsed süsteemid: Esterel, StateCharts
 - Andmevoog ja pidevad arvutused: Matlab, Lustre, Silage

Keelte kasutamine (2)

- ✓ Osad keeled aga ei põhine ühelgi kindlal arvutusmudelil
 - Tavalised programmeerimiskeeled
 - Imperatiivsed: C, C++, Java, Ada
 - Funktsionaalsed: Lisp, Scheme, Haskell
 - Loogika: Prolog
 - Riistvara kirjelduskeeled
 - VHDL, Verilog, SystemC: imperatiivsed, diskreetsed sündmused
- ✓ Kui spetsifikatsioonide kirjeldamiseks kasutatakse teatud piiranguid ning suuniseid, siis nendes keeltes saab kirjeldada enamuste arvutusmudelite põhiseid spetsifikatsioone

Kokkuvõtteks

- ✓ Disaini võib vaadelda kui järjestike täpsustavate sammude kogumit, mis viib spetsifikatsioonist implementatsioonini
- ✓ Spetsifikatsioone kirjeldatakse spetsifikatsioonikeeltes
- ✓ Me tahaksime, et spetsifikatsioonikeelel oleks hästi defineeritud semantika
- ✓ Süsteemide kirjeldamiseks kasutatavate keelte semantika põhineb arvutusmudelitel

Kokkuvõtteks (2)

- ✓ Põhiküsimuste, nagu: "Kui keeruline on mudeli kirjeldamine?" ja "Mida me saame spetsifitseeritud mudeliga teha?" vastused on sõltuvad valitud arvutusmudelitest
- ✓ Põhiline kompromiss tuleb teha väljendusvõimuse, formaalsete järelduste ning sünteesivõime vahel
- ✓ Põhilised aspektid, millest me olime huvitunud: kattuvus, kommunikatsioon ja sünkronisatsioon, aeg ja hierarhia

Järgnevad loengud

- ✓ Protsessorite arhitektuurid
- ✓ Arvutite klassifikatsioon Flynn'i järgi (SISD, SIMD, MISD, MIMD), mälusüsteemi hierarhia
- ✓ Arvutusprotsesside organiseerimine
- ✓ RTOS ja planeerimine
- ✓ Sardtarkvara
- ✓ Võimsus- ja energiatarbe optimeerimine
- ✓ Töökindlus