IAY0600 Digitaalsüsteemide disain

Õppejõud: dots. Aleksander Sudnitsõn

Laiendatud ainekaart

Õppetöö keel:

INGLISE

Hindamine:

EKSAM

Hindamisviisid:

Teoreetiliste teadmiste osakaal eksamil on 40%  hindest  ja  projekteerimisülesannete tulemuste demonstratsioon koos lahenduste seletuskirjaga annab 60% eksamihindest.

Õppeaine sisu lühikirjeldus:

Digitaalsüsteemide projekteermis-metoodika VHDL ja prgrammeeritava loogika (FPGA) abil. Realiseerimine väliprogrammeeritaval loogikal (FPGA).  Digitaalseadmete kiire prototüüpimine. Digitaalne signaalitöötlus  FPGA seadmete abil. Asünkroonsete süsteemide põhialused (süsteemne vaade). Kursuses kasutatakse reaalseid projekte digitaalsüsteemide sünteesi valdkonnast ja analüüsitakse projekteerimisnäiteid.

Õppeaine eesmärgid:

v  arendada digitaalseadmete projekteerimisoskust lähtudes loodava seadme olemasolevast VHDL-kirjeldusest ning kasutades projekteerimisel digitaalseadme funktsionaalset/ajalist simuleerimist ja programmeeritavaid loogikaseadmeid (FPGA);

v  omandada simuleerimis- ja sünteesi pakettide kasutamiskogemus digitaalseadmete projekteerimise, simuleerimise ja testimise abil;

v  laboratoorsete tööde käigus tutvuda digitaalsüsteemide kiire prototüüpimise teooriaga ja praktikaga;

v  ühendada  digitaalsüsteemide projekteerimise ja  signaalitöötluse  seniomandatud teadmised;

v  tutvustada  asünkroonsete digitaalsüsteemide spetsifitseerimist, projekteerimist ja analüüsi.

Õppeaine õpitulemused:

 Aine läbinud üliõpilane peab oskama:

v  luua digitaalsüsteemi realisatsioon programmeeritavatel loogikaseadmetel (FPGA) lähtudes VHDL-kirjeldusest ja kasutades sobivat projekteerimis-tarkvara;

v  analüüsida projekteerimistarkvara poolt genereeritud alternatiivsete lahenduste sobivust projekteerimistingimuste ja piirangute suhtes valimaks sobivaimat lahendus-varianti;

v  integreerida eritüübilisi mooduleid nagu digitaalsed komponedid ja sealhulgas analoogliideseid, optimeerides sealjuures loodava süsteemi energiatarvet, jõudlust ja maksumust;

v  rakendada riistvara projekteerimistehnikaid digitaalsete signaalitöötlus-süsteemide loomisel, simuleerimisel ja testimisel;

v  omada arusaamist asünkroonsete süsteemide projekteerimismeetoditest, programsetest mudelitest  ja valdab terminoloogiat;

Õppekirjandus:

Iga tudeng saab komplekti slaide enne loengut.

v  K. L. Short, VHDL for Engineers, Pearson Education, Inc., 2009.

v  Sparso J. and Furber S. Principles of Asynchronous Circuit Design: a Systems Perspective. Boston: Kluwer, 2001.

v  P.P. Chu, FPGA Prototyping Using VHDL Examples: Xilinx Spartan-3 Version, Jonh, Willey & Sons, 2008.

v  J. O. Hamblen, T.S. Hall, and M. D. Furman, Rapid Prototyping of Digital Systems, Springer, 2007.

Course outline:

  1. Lecture 2017_1: CourseOverview  [PPT]
  2. Lecture 2017_2: LABS  [PPT]
  3. Lecture 2017_3: Desgn With VHDL. Introduction  [PPT]
  4. Lecture 2017_4: Dataflow Combinational Design  [PPT]
  5. Lecture 2017_5: Behavioral Combinational Design  [PPT]
  6. Lecture 2017_6: Structural&Modular Design (part1)  [PPT]
  7. Lecture 2017_7: Data Types in VHDL  [PPT]
  8. Lecture 2017_8: Testbenches in Combinational Design   [PPT]
  9. Lecture 2017_9: Sequential Sytems (Memory Elements, Registers, Counters)   [PPT]
  10. Lecture 2017_10: FSM (part1)  [PPT]
  11. Lecture 2017_ 11: FSM (part2) [PPT]
  12. Lecture_2017_12: Low Power Design - [PPT]
  13. Lecture 2016_ 13: Introduction to VIVADO [PPT]
  14. Lecture 2016_14: RTL (GCD example) [PPT]
  15. Lecture 2016_15: Structural&Modular Design (part2) [PPT]
  16. Lecture 2016_16: Timing and Post-Synthesis Verifications  [PPT]

VHDL discussion:

  1. VHDL tutorial [PDF]