Magistri- ja bakalauruseõppe lõputööde teemad (Thesis Proposals)

I have a number of thesis proposals in the area of SoC and NoC design and testing. If you need more information, please contact me by e-mail gerje@pld.ttu.ee.

Siia leheküljele on koondatud kokku erinevad teemade klassid, millede põhjal on võimalik formuleerida magistri- ja bakalauruseõppe lõputööde teemasid. Ühe teemade klassi piires on võimalik defineerida rohkem kui üks lõputöö. Nimekiri on ajas muutuv.

Kui leiad, et soovid mõne teema kohta rohkem infot, siis astu läbi ruumist IT-229, või saada e-mail: gerje@pld.ttu.ee

Teemade klassid:

• 3D-kiipidel töötavate rakenduste optimeerimine
• IBM, Samsung, AMD, STMicroelectronics ja mitmed teised firmad on hiljuti välja tulnud uudsete tehnoloogiatega, mis võimaldavad luua kolmemõõtmelisi kiipe (3D-chips). Sellised tehnoloogiad võimaldavad arendada ülikeerulisi arvutisüsteeme, kus ühte kiibikorpusesse on integreeritud mitu erinevat mikroskeemi (protsessorid, FPGAd, kiirendid), erinevad mälud ja palju muud.

  Arvutitehnika instituut pakub magistritöid (vähemalt kolm erinevat teemat) 3D-kiipide peal jooksvate rakenduste (suure keerukusega reaalajas töötav telekommunikatsiooni- ja multimeediatarkvara) ajaliste ja ruumiliste planeeringute loomise ning tarkvara veakindluse tõstmise valdkondades.

  Vajalik hea programmeerimisoskus (C/C++/Java vms). Kasuks tulevad esmased teadmised kiipsüsteemidest. Tasustamise võimalus!

  Kontakt: Gert Jervan, IT-229, gert.jervan@ati.ttu.ee


©IBM

• Isetestitavate süsteemide loomine ja analüüs
• Käesoleva töö sisuks on eksperimentaalselt uurida erinevate isetestivate arhitektuuride mõju kiipsüsteemide (SoC) ja kiipvõrkude (NoC) energia-, mälu- ja võimsustarbele ning tulemuste visualiseerimine. Põhitähelepanu on hübriidsel isetestimisel (Hybrid BIST).

  Hybrid BIST'i puhul koosnevad tuumade (core'ide) testijadad valitud arvust pseudojuhuslikest (LFSR'i genereeritud) ja deterministlikest testijadadest. Nende jadade pikkuste omavaheline suhe on ära määratud erinevate süsteemsete piirangutega (nagu testri mälu, võimsustarve jne.), kuid selle suhte leidmine on ülikeerukas protsess. Selle hõlbustamiseks on vajalikud täpsed teadmised erinevate hybrid BIST'i konfiguratsioonide (pseudojuhuslike ja deterministlike vektorite suhe) käitumisesst. Tuleb modelleerida süsteemi võimsus-, energia- ja mälutarvet erinevate testijadade pikkuste korral ning uurida süsteemi parameetreid erinevate hybrid BISTi konfiguratsioonide korral. Näide uuritavast arhitektuurist on toodud allpool.

  Hybrid BIST Architecture

  Bakalaurusetöö tegemiseks on vajalik programmeerimisoskus. Magistritöö puhul lisaks ka esmased teadmised süsteemide testitavusest ja diagnostikast (mõisted: testide genereerimine ja vigade simuleerimine, BIST, Scan). Lõputöö seisneb suuresti uue tarkvara kirjutamises.

  Kontakt: Gert Jervan, IT-229, gert.jervan@ati.ttu.ee

• Veakindluse uurimine kiipvõrkudes
• TTÜ-s uudse suuna: veakindlate kiipvõrkude väljatöötamine. Selles valdkonnas lõputöö tegemisel on võimalik omandada teadmised nii reaalajasüsteemidest (task scheduling), kommunikatsiooniteooriatest (packet switched communication infrastructure), digitaalsüsteemidest (kiipsüsteemide ja kiipvõrkude tundmine, GALS põhimõtted) kui ka veakindlusest ja testimisest. Erinevate ülesannete lahendamiseks kasutatakse nii olemasolevat CAD tarkvara (muuhulgas KTH Nostrum NNSE simulaator), kui ka tuleb välja töötada uut tarkvara (vajalik C tundmine) Nimetatud valdkonnas on teostatud mitmeid uuringuid, mis käsitlevad kiipvõrkude (NoC) arhitektuure ja kommunikatsiooni. Välja pakutud teemavaldkonna eesmärgiks on loodud arhitektuuride täiendamine ja muutmine selliselt, et kiipvõrgud suudaksid taluda erinevaid rikkeid ja defekte. Rikked võivad olla nii staatilised (süsteemi tootmise käigus tekkinud) kui ka dünaamilised (tekivad välise mõju, näiteks temperatuuri, radiatsiooni, kosmiliste osakeste või ülepinge tõttu). Näide uuritavast süsteemist on toodud allpool.

  Kontakt: Gert Jervan, IT-229, gert.jervan@ati.ttu.ee



Network-on-Chip