-------------------------------------------------------------------------------------------------------------------------------------------

Tudengeid Loeng Harjutus Kokku A/P

----------------------------------------------------------------------------------------------------------------------------------------

1) Digitaalsüsteemide diagnostika 47 32 48 80 3,5

1) Veakindlad digitaalsüsteemid 28 32 48 80 4,0

2) Digitaalsüsteemide disain ja test 17 32 16 48 3,0

Kevadsemester 1998:

Vaba semester: Teadustöö Prantsusmaal ülikoolide INPG ja UJF (Grenoble) juures. Tulemus: 6 teaduslikku artiklit koostöös professoritega G.Saucier, R.Leveugle, D.Borrione

Sügissemester 1998:

1) Digitaalsüsteemide diagnostika 49 32 32 64 3,5

2) Digitaalsüsteemide disain ja test 46 32 32 64 3,0

Diplomi-, magistri- ja doktoritööde juhendamine

1) Digitaalsüsteemide diagnostika 35 32 32 64 3,5

2) Digitaalsüsteemide disain ja test 48 32 32 64 3,0

Diplomi-, magistri- ja doktoritööde juhendamine

1) Digitaalsüsteemide diagnostika 71 32 32 64 3,5

2) Digitaalsüsteemide disain ja test 60 32 16 48 3,0

3) Veakindlad digitaalsüsteemid 6 16 32 48 3,0

Diplomi-, magistri- ja doktoritööde juhendamine

1) Digitaalsüsteemide diagnostika 89 32 32 64 3,5

2) Digitaalsüsteemide disain ja test 83 32 16 48 3,0

3) Veakindlad digitaalsüsteemid 12 16 32 48 3,0

Juhendatud diplomandid (18): N.Männiste, R.Raidma, H.Kruus, V.Kostin, E.Orasson, J.Kalugina (2001) E.Orasson, V.Vislogubov, E.Zigurs, T.Sorokinskaja (2000) L.Soboleva, J.Jantsen, A.Leok, P.Pill, T.Pannik (1999), L.Raun, J.Heinlaid jt. (1998), A.Jutman j.t.(1997)

Kaitsnud magistrandid (9): M.Aarna, L.Raun, J.Heinlaid (2001), A.Jutman (1999), G.Jervan, P.Paomets, J.Põldre, E.Ivask (1998), J.Raik (1997)

Kaitsnud doktorandid (2): J.Raik (2001), J.Dushina (1999)

Juhendatavad doktorandid (3): E.Ivask, P.Paomets, A.Jutman

1. J.Raik - Shveitsi Gebert-Rüfi fondi teaduspreemia (2001)
2. A.Jutman - esimene koht Eesti üliõpilaste riiklikul konkursil (2000)
3. J.Raik - TTÜ arengufondi konkursi eristipendium (2000)
4. J. Raik - esimene koht Eesti üliõpilaste riiklikul konkursil (1999)
5. J. Raik - kolmas koht Eesti üliõpilaste riiklikul konkursil (1998)
6. M.Brik, E.Ivask, G. Jervan, A. Markus, P. Paomets, J. Raik. "Rahvusvahelised publikatsioonid TTÜ disaini ja testi keskuse diagnostikagrupilt aastatel 1996-97". Esimene koht Eesti üliõpilaste riiklikul konkursil 1997.a..

Aruandeperioodil on töötatud välja (või modifitseeritud) ja käivitatud järgmised uued õppekursused:

1. Bakalaureuseõppes:

• IAF 3971 Digitaalsüsteemide diagnostika

• IAF 3330 Digitaalsüsteemide disain ja test

• IAF 3191 Veakindlad digitaalsüsteemid

1. Magistriõppes:

• IAF5330 Testisüntees ja –analüüs
• IAF9330 Rikete modelleerimine ja diagnostika
• IAF9010 Binaarsed otsustusdiagrammid ja nende rakendused

Mitmete välisprojektide toetusel ja koostöös välisfirmadega CADENCE, ERICSSON, DIGSIM DATA AB jt. on TTÜ arvutitehnika instituudi juures õppetooli initsiatiivil loodud tipptasemel tehnoloogiline keskkond teadusuuringuteks ja arendustööks, millega on vahetult seotud ka digitaalelektroonika-alane õppetöö Tehnikaülikoolis. Instituudi disaini ja testi keskuses on rajatud professionaalne tööjaamadel põhinev disainiklass, mis on varustatud litsentsidega maailma juhtivate firmade CADENCE, SYNOPSYS, XILINX, ALTERA jt. disainitarkvarade kasutamiseks. Koostöö firmaga DIGSIM DATA AB on võimaldanud moderniseerida keskuse disainitarkvaral DIXIcad põhinev projekteerimiskeskkonda, mis on odavam kui eelpool nimetatud professionaalsed tarkvarad, ja mis sobib seetõttu paremini arvutite riistvara alaste "masskursuste" läbiviimiseks (seda tarkvara kasutab aastas rohkem kui 300 tudengit).

Aruande perioodil on välja töötatud 4 uut laboratoorset tööd kursuste "Digitaalsüsteemide diagnostika" ja "Digitaalsüsteemide disain ja test" toetamiseks. Nendes töödes kasutatakse maailmas kõige levinenumat professionaalset disainitarkvara CADENCE ja laboris väljatöötatud diagnostika tarkvaratööriistate komplekti "Turbo-Tester". Nimetatud laborite komplekt koos tarkvaraga "Turbo-Tester" juurutati käesoleval aastal ka Jonköpingi Ülikoolis Rootsis (Prof. Bengt Magnhagen). Samasugust huvi nimetatud tarkvara ja laboratoorsete tsükli kasutamise suhtes on näidanud üles ka Linköpingi ülikool (Prof. Zebo Peng) jt.. Õppeuurimislabori edasiarenduseks on head perspektiivid hiljuti käivitunud uue europrojekti REASON (V Framework) raames, kus on oodata olulist sünergismi koostöös paljude Lääne-Euroopa ülikoolidega.

Loodud infrastruktuur kujutab endast töökeskkonda, mis on samaväärne Lääne-Euroopa ja USA juhtivates ülikoolides ning firmades kasutatavatele keskkondadele. Disainiklass võimaldab TTÜ tudengitel omandada Lääne-Euroopa inseneride tasemele vastavat haridust ja treenitust, aga samuti kujutab endast tehnilist baasi inseneritegevuse toetamiseks Eestis kaasaegse elektroonika projekteerimisel. Seega on loodud eeldused nii euroinseneride koolituseks kui ka väikeettevõtete arendustegevuse toetuseks elektroonika disaini valdkonnas.

Aruande perioodil on loodud uus laboratoorne baas arvutitehnika ja –diagnostika õppetoolis läbiviidava õppetöö toetamiseks. Nimetatud baas toetab ka paljusid teisi arvutitehnika instituudis õpetatavaid aineid. Labori serveriteks on kasutusel: Sun IPX (filtreeriv marsruuter ülikooli võrgu ja labori võrgu vahel ja e-maili server), Sun IPX (ujuvlitsentsi server), PC-Pentium III 666-256M (nimeserver, tulemüür ja võrguühenduste lüüs ning WWW server), Sun SparcServer 20/712 (kettapinna ning rakenduste server {application server}), Sun UltraSparc 60 (rakenduste server), Sun Ultra Enterprise 250 (kettapinna server Sun tööjaamadega õppeklassile, varaliselt TTÜ Arvutuskeskuse vara). Labori juurde kuulub kaks õppeklassi: 9x PC-Pentium III 887-256M personaalarvutiga õppeklass milles viiakse läbi CAD programmide õpetust PC/Windows platvormil 14x Sun Blade 100 tööjaamadega õppeklass milles viiakse läbi CAD programmide õpetust Sparc/Solaris platvormil. Labori töökohtadel (11 kohta) on kasutusel 5 Sparc tööjaama (3x IPX/SparcStation2 ja 2x SparcStation5) ning 9 PC personaalarvutit. Lisaks on kasutusel 2 Laptop tüüpi personaalarvutit.

Disaini tarkvarast on kasutada: Cadence disainisüsteem (15 ujuvlitsentsi, neist 1 täislitsents - analoog, DSP ja ASIC - ning 14 ainult ASIC litsensi), Synopsys projekteerimissüsteem (9 ujuvlitsentsi), Sun WorkShop 5.0 tarkvaraprojekteerimissüsteem (10 ujuvlitsentsi), Xilinx Foundation FPGA-Express Elite disainisüsteem (5 ujuvlitsentsi), Xilinx ALTERA kiipide projekteerimissüsteem, DIXI-CAD skeemiredaktor. Õppetooli kuuluvus Euroopa Liidu assotsiatsiooni EUROPRACTICE andis meile võimaluse hankida seda tarkvara 95%-se hinnaalandusega.

Õppetöös kasutatakse ka arvutitehnika ja -diagnostika õppetoolis välja töötatud digitaalsüsteemide diagnostika tarkvara TURBO-TESTER. Nimetatud tarkvara on võetud kasutusele ka terves reas teistes ülikoolides Soomes, Rootsis, Slovakkias, Poolas ja mujal. Tänu TURBO-TESTRI juurutamisele Rootsis elektroonikainseneride täiendõppe läbiviimisel firmas DIGSIM Data A.B., on vastutasuks nii Tallinna Tehnikaülikoolis kui ka Infotehnoloogia Kolledzhis installeeritud firmas välja töötatud disainisüsteem DIXIcad, mille baasil viiakse läbi TTÜ-s laboratoorset õppetööd ainetes "Arvutid I" ja "Arvutid II" rohkem kui 300 üliõpilasele aastas.

Labori keskkond, tööstiil ja töökohtade arv on võimaldanud ellu viia euroopalikku õpetamismeetodit elektroonika disaini valdkonnas - "learning by doing", mis eeldab ühest küljest mahukat iseseisvat tööd ja eelkõige kaasaegse laborikeskkonna olemasolu, aga teisest küljest pidevat konsultatsiooni saamise võimalust laboris töötades.

Õppetoolis läbiviidavate arvutite diagnostika alaste uute õppekursuste metodoloogia ja eeskätt seda toetav laboratoorium (diagnostika tarkvarapakett TURBO-TESTER) on pakkunud laiemat huvi ka raja taga. Ka on seda metodoloogiat tutvustatud reas ettekannetes ja publikatsioonides rahvusvahelistel retsenseeritavatel konverentsidel:

Laboris välja töötatud ja õppetöösse juurutatud diagnostikatarkvara TURBO-TESTER on kasutatud ja kasutatakse terves reas teistes ülikoolides Soomes, Rootsis ja mujal välismaal. 2000. a. kevadsemestril viisin Jonköpingi Ülikoolis läbi nimetatud tarkvara toetusel külaliskursuse, mille kvaliteedile andsid tudengid väga hea hinnangu. Sama kursus suurendatud õppemahus on palutud läbi viia ka tänavu. Käsil on läbirääkimised selle kursuse muutmiseks soome üliõpilaste jaoks regulaarseks, kas Helsingis või Tallinnas. Samasuguse hea hinnangu on see kursus saanud ka Michigani Ülikooli (USA) tudengitelt, Helsingi Tehnoloogiaülikooli tudengitelt ja elektroonikainseneridelt Rootsis, kes on läbi teinud disainialase täiendõppe firma DIGSIM DATA AB juures. Euroopa Liidult on konkursi korras saadud V Raamprogrammi grant IST-2000-30193 "Research and Training Action for System on Chip Design – REASON" selle tarkvara tutvustamiseks ja levitamiseks teistele ülikoolidele Euroopas.

Minu teaduslik uurimistegevus on toimunud äärmiselt aktuaalses ja konkurentsitihedas valdkonnas – digitaalsüsteemide simuleerimine, veakindlus, testide süntees ja rikete diagnostika, kus iga publikatsioon tähendab pingelise võistluse läbimist, kus esinduslikel konverentsidel tavaliselt vaid üks neljandik esitatud artiklitest vastu võetakse. Õppetooli uurimiskollektiivi toetusel väljatöötatud meetodite ja algoritmide originaalsus ja uudsus seisneb ühtse matemaatilise instrumentaariumi loomises ja kasutamises keerukate digitaalsüsteemide (mikroprotsessorite, arvutite, kontrollerite jne.) diagnostikas erinevatel esitustasemetel. Põhilised teadustulemused on saavutatud järgmistes valdkondades: loogikaskeemide diagnostika, digitaaldisain, veakindlad süsteemid, lõplike automaatide diagnostika, hierarhiliste süsteemide diagnostika, signaalide dünaamiline analüüs loogikaskeemides jt.

Aastate lõikes on aruandlusperioodil põhitulemused jagunenud järgmiselt.

Põhitulemus. Füüsika ja tehnika piirimail toimuva interdistsiplinaarse koostöö tulemusena Poola, Slovaki ja Ukraina teadlastega on välja töötatud uus efektiivne meetod füüsikaliste defektide statistiliseks modelleerimiseks ja nendele testide genereerimiseks digitaalskeemides. Meetodi põhiidee seisneb äärmiselt keeruka ülesande dekomponeerimises kaheks erineval tasandil lahendatavaks ülesandeks: statistiline defektide eelanalüüs (poola ja ukraina teadlased), selle tulemuste kujutamine loogikatasandile komponentide teekidesse (slovaki teadlased koos TTÜ uurimisgrupiga), ning kõrgemal loogikatasandil toimuv funktsionaalne simuleerimine ja testide genereerimine (minu juhendamisel töötav uurimisgrupp). Meetodi eri aspektid on publitseeritud kolmes teadusajakirjas [106,107,114] (viited on publikatsioonide nimekirjale) ja mitmetel rahvusvahelistel konverentsidel [90,92,98]. Publikatsioon maailma ühel prestiizhikamal konverentsil Silicon Valley’s [90] on tekitanud huvi mitmes USA ja Inglismaa tööstusettevõttes. Piirid konkreetsemale koostööle seab kõrge tööstuse-poolne salastatus vajaliku info valdamisel.

Muid olulisi tulemusi. Oleme välja töötanud meetodi digitaalskeemide hübriidse isetestimise optimeerimiseks [115], kiire meetodi hinnakõverate arvutamiseks [101] ja Tabu meetodil põhineva optimeerimisalgoritmi [109]. Koos magistrantidega töötasin välja uue meetodi digitaalskeemide testitavuse analüüsiks, mis võimaldab täpsust märgatavalt tõsta sama või ainult veidi suureneva töömahukuse juures [110,112]. Töötasime välja uue lähenemisviisi digitaalskeemide ajaliseks simuleerimiseks ja viitedefektide avastamiseks, mis põhineb struktuurselt sünteesitud otsustusdiagrammide (SSOD) kasutamisel [89,108,116]. SSOD-ide kasutamine võimaldab vähendada simuleerimise keerukust skeemides. Uus meetod tõstab simuleerimise kiirust keskmiselt 3,5 korda. Traditsiooniline disainivigade diagnostika toimub eelnevalt defineeritud võimalike vigade hulgal. Kuna kõiki vigu pole võimalik eelnevalt defineerida, seavad ka olemasolevad meetodid kitsendusi saavutatava diagnoosi resolutsioonile. Olen välja arendanud uue diagnoosimeetodi, mis ei nõua eelnevat vigade defineerimist [88]. Oleme välja arendamas uut kontseptsiooni rikete hierarhiliseks simuleerimiseks digitaalsüsteemides. On välja töötatud uutel matemaatilistel alustel (kõrgtaseme otsustusdiagrammide baasil) rida efektiivseid simuleerimisalgoritme digitaalsüsteemide verifitseerimiseks [99,105,111,117]. Kiireim väljatöötatud simulaatoritest ületab jõudluselt vastava klassi levinenumad kommertsiaalsed simulaatorid. Tihedas rahvusvahelises ühistöös oleme välja töötamas metodoloogiat, töövahendeid ning -keskkonda internetipõhiseks koostööks teadus- ja arendustegevuses [91,100,102,113]. Oleme välja arendamas tudengite aktiivsel kaasabil ja rahvusvahelises koostöös uusi internetipõhiseid õppevahendeid digitaalskeemide diagnostika õpetamiseks [97,104,118].

Põhitulemus. Töötasime välja uue väga kiire hierarhilise testide generaatori digitaalsüsteemide testimiseks (võrdlevad eksperimentide tulemused näitasid, et generaator on kiireim "akadeemilises maailmas", kommertsturul taolised hierarhilised generaatorid puuduvad). Tulemused on publitseeritud antud valdkonna tähtsaimas ajakirjas [58] ning ette kantud maailma ühel prestiizhikamal konverentsil Silicon Valley’s [62]. Nimetatud valdkonnas käivitus Saksa-Eesti ühisprojekt Fraunhoferi Instituudiga ja Stuttgarti ülikooliga TTÜ meetodi rakendamiseks isetestivate süsteemide projekteerimisel. On olemas perspektiiv tulemuste juurutamiseks Saksamaa tööstuses. Uue generaatori jaoks väljatöötatud diagnostikameetodite originaalsus ja uudsus seisnevad ühtse matemaatilise instrumentaariumi väljaarendamises digitaalskeemide ja -süsteemide testide genereerimiseks ning rikete simuleerimiseks. See on võimaldanud rakendada seni vaid loogikatasemel realiseeritud algoritme, ühelt poolt kõrgematel funktsionaalsetel tasanditel ning teiselt poolt ka madalamal (füüsikalisel) defektide tasandil.

Muid olulisi tulemusi. Töötati välja uus originaalne lähenemisviis disainivigade diagnostikaks, mis põhineb riistvara konstantse rikke mudeli kasutamisele ja võimaldab seetõttu kasutada traditsioonilist riistvara testimise tarkvara [57,59,61,86]. Tulemus on saadud kahe teadusvaldkonna riistvara testimine ja disaini verifitseerimine piirimail. Uuringud toimusid interdistsiplinaarses koostöös Joseph Fourier’ Ülikooliga Grenoble’is Prantsusmaal. Töötati välja uutel matemaatilistel alustel (kõrgtaseme otsustusdiagrammidel põhinev) rida efektiivseid simulaatori algoritme digitaalsüsteemide verifitseerimiseks [60,63,64,70,73,80]. Kiireim nendest simulaatoritest ületab jõudluselt vastava klassi levinud kommertsiaalseid simulaatoreid. Uuringud toimusid koostöös prantsuse teadlastega Grenoble’i Joseph Fourier’ Ülikoolist ja Grenoble’i Tehnikaülikoolist. Koostöös Linköpingi Ülikooliga käivitus perspektiivne koostöö isetestivate süsteemide kvaliteedi hindamiseks ja diagnostika optimeerimiseks, kus uued tulemused [84] saadi TTÜs välja arendatud eksperimentaalkeskkonnas. Käivitus interdistsiplinaarne koostöö füüsika ja tehnika piirimail poolakate, slovakkide ja ukrainlastega, mille tulemusena töötati välja uus täpne meetod füüsikaliste defektide modelleerimiseks digitaalskeemides [69,71,74]. Eksperimentaalse uurimistöö tulemusena saadi huvitavad tulemused, mis näitavad seniste meetodite ebatäpsust ja tendentsi ülehinnata testide kvaliteeti. Töötati välja uus kompleksne lähenemine disaini ja diagnostikaülesannete lahendamiseks digitaalsüsteemide hierarhilisel projekteerimisel [58,68,77,82]. Loodi ühtne tarkvarasüsteem disaini ja testide sünteesi ühendamiseks, mille taoline kommertsturul puudub. Kogu disain ja testide süntees on täielikult automatiseeritud. Koostöö toimub siin Saksamaa (Fraunhofer Instituut Dresdenis) ja Rootsi (Linköpingi ülikool) teadlastega. Koostöös Ilmenau Tehnikaülikooliga on väljatöötamisel internetil põhinev õpisüsteem digitaaltehnika disaini ja testi õpetamiseks tehnikaülikoolides, mis on elavat huvi pakkunud mitmel inseneriharidusele pühendatud rahvusvahelisel konverentsil [67,75,79]. Õpisüsteemi soovitakse kasutama hakata terves reas Lääne ülikoolides.

Töötasime välja kõrgtaseme otsustusdiagrammidel põhineva simulaatori digitaalsüsteemide verifitseerimiseks [41,44]. Uus simulaator on kiirem kui vastava klassi levinud kommertsiaalne simulaator. Uuringud toimusid koostöös prantsuse teadlastega Grenoble’i Joseph Fourier’ Ülikoolist ja Grenoble’i Tehnikaülikoolist. Töötasime välja uue meetodi disainivigade diagnostikaks, mis põhineb riistvara konstantse rikke mudeli kasutamisel ja võimaldab seetõttu kasutada traditsioonilist riistvara testimise tarkvara [42,45]. Uuringud toimusid koostöös Joseph Fourier’ Ülikooliga Grenoble’is Prantsusmaal. Edasises uurimistöös samas valdkonnas töötasime välja uue originaalse veamudelit mittekasutava meetodi disainivigade diagnostikaks ja automaatseks disaini parandamiseks [52,55]. Veamudeli mittekasutamine tagab meetodi üldisuse ja universaalsuse. Meetod avab uue perspektiivse suuna digitaalsüsteemide projektide verifitseerimiseks ja disainivigade lokaliseerimiseks ning parandamiseks. Töötasime välja uue kompleksse lähenemise disaini ja diagnostikaülesannete lahendamiseks digitaalsüsteemide hierarhilisel projekteerimisel [46,47,53]. Loodi ühtne tarkvarasüsteem disaini ja testide sünteesi ühendamiseks, mille taoline kommertsturul puudub. Liideseks selles süsteemis kasutatakse VHDL universaalkeelt kõrgtasemel ja EDIF standardliidest madalal tasemel. Kogu disain ja testide süntees on täielikult automatiseeritud. Koostöö nimetatud probleemi kallal toimub saksa (Fraunhofer Instituut Dresdenis) ja Rootsi (Linköpingi ülikool) teadlastega.

Hierarhiline digitaalsüsteemide testide generaator. Kasutades ära uue minu poolt diagnostikasse toodud otsustusdiagrammide mudeli universaalsust ning eriomadusi, mis võimaldasid täpsemalt ennustada testide konstrueerimisel võimalike variantide perspektiivsust, õnnestus luua teadaolevatest lahendustest efektiivsem hierarhiline testide sünteesi meetod ja vastav rakendus [14,17,20,21,25]. Meetodi efektiivsuse tagas mitmete ideede uudne kombineerimine nagu a) "top down" ja "bottom-up" lähenemisviiside ühitamine hierarhilises ideoloogias [21,27], b) funktsionaalse ja struktuurse lähenemisviisi ühitamine [14,26], c) transparentsustingimuste vahetu kujutamine mudelis [17], d) stohhastiliste ja deterministlike algoritmide kombineerimine erinevatel hierarhia tasanditel [20,30]. Eksperimendid rahvusvaheliselt tunnustatud benchmarkidel näitasid, et meie testide generaator töötab kiiremini kui seni publitseeritud analoogilised süsteemid. Kommertstarkvara selles valdkonnas puudub. Koostöö süsteemi rakendusvõimaluste laiendamise eesmärgil toimub Fraunhofer’i Integraalskeemide Instituudiga Dresdenis, Linköpingi Ülikooliga ja firmadega ERICSSON Telecom AB ning DIGSIM DATA AB Rootsis.

Kombinatsioonskeemide uut tüüpi testide generaator. Uue nn. struktuursete binaarsete otsustusdiagrammide klassi defineerimine ja kasutuselevõtt ning rea huvitavate omaduste avastamine nende graafide juures võimaldas saavutada klassikalise testide genereerimise algoritmi PODEM kiireim realisatsioon seniste sama tüüpi testigeneraatoritega võrreldes [18,19,23]. On loodud programmide komplekt diagnostikaprobleemide lahendamiseks digitaalskeemides Turbo-Tester, millesse nimetatud generaator kuulub.

Uue perspektiivse suuna avamine digitaalskeemide verifitseerimisel ja disainivigade diagnostikas. Õnnestus näidata et disainivigade diagnostika ülesannet on võimalik taandada konstantsete rikete diagnostikale, millest omakorda tuleneb võimalus kasutada klassikalist hästi läbitöötatud konstantrikete teooriat ning sellele põhinevat olemasolevat diagnostikatarkvara [29,31,39]. Teiselt poolt loob saadud tulemus esmakordselt reaalse võimaluse praktikale väga olulise aga seni lahendamata mitmekordsete disainivigade diagnostikaprobleemi lahendamiseks. Nimetatud probleemi uurisime koostöös ühe maailma mainekama laboratooriumiga selles valdkonnas - Grenoble'i Joseph Fourier' Ülikoolis, kus möödunud aastal töötasingi 4 kuud külalisprofessorina.

Universaalne diagnostikamudel. Otsustusdiagrammidel põhinev formaalne digitaalsüsteemide mudel, mis esmakordselt ühendab endas nii süsteemi funktsioonide, struktuursete omaduste, rikete kui ka rikete aktiiviseerimistingimuste (transparentsuse) ilmutatud esitamist [3,6,8]. Uue mudeli näol loodud formalism võimaldas märgatavalt lihtsustada tarkvara loomist digitaalsüsteemide diagnostika automatiseerimiseks - traditsiooniliselt kasutatavate paljude spetsiaalmudelteekide hulga asemel võib uut lähenemisviisi kasutades piirduda üheainsa universaalse mudelteegiga. Uue nn. struktuursete binaarsete otsustusdiagrammide klassi defineerimine ja kasutuselevõtt ning rea huvitavate omaduste avastamine nende graafide juures võimaldas ka mitmete diagnostika-algoritmide effektiivsust märgatavalt tõsta. Tähtsamateks näideteks, kus õnnestus saavutada senisest paremaid tulemusi algoritmide töös, oleksid: a) testide genereerimine kombinatsioonskeemidele [9,12], b) mitmeväärtuseline simuleerimine digitaalskeemide dünaamika uurimiseks [3,4,7], d) uued testprogrammide automaatse sünteesi meetodid, kus kasutades ära mudeli universaalsust ning eriomadusi, mis võimaldasid täpsemalt ennustada kombinatoorikavariantide perspektiivsust, õnnestus luua teadaolevatest lahendustest efektiivsem hierarhiline testide sünteesi meetod ja vastav rakendus [5,6,8,9,13].

Loogikaskeemide diagnostika. Uurimistöö rajanes mudeli universaalsuse ärakasutamisele, mis vôimaldas ühe ainsa komponentmudelite teegi baasil terve komplekti tarkvaralisi tööriistu luua, kus iga tööriist nôuab endale traditsiooniliselt eri teeki. Nimetatud tööriistad on komplekteeritud universaalseks diagnostikatarkvaraks Turbo-Tester, mis oma laiahaardelisuse ja lihtsuse tôttu on sobiv kasutamiseks ülikoolides arvutiala tudengite ôpetamisel [2,10]. Tarkvara on edukalt kasutatud Helsingi Tehnikaülikooli (Soome), Chalmersi Tehnoloogiainstituudi (Rootsi), Jonköpingi Ülikooli (Rootsi), Michigani Ülikooli (USA) jt. ülikoolide tudengite ôpetamisel. Süsteemi on kasutatud Rootsis inseneride täiendôppes.

Digitaalsüsteemide veakindluse mõõtmine, Kui traditsioonilised veakindluse analüüsi meetodid põhinevad enamasti stohhastilistel lähenemisviisidel, siis meie poolt väljatöötatud ning realiseeritud rikete deduktiivne analüüsimeetod võimaldas sisse tuua ka deterministliku analüüsi, suurendamaks veakindluse stohhastiliste hindamismeetodite täpsust ja usaldatavust. Vôrreldes kasutust leidvate VHDL simulaatoritega on meie poolt loodud meetod kiirem [1,11].

Hierarhiliste süsteemide diagnostika. Uurisime lõplikke automaate [5,13], register-taseme süsteeme [5,6,12], on välja töötatud uutel põhimõtetel hierarhiline testide generaator, mis sünteesib ja lihtsustab kõrgtasemel defineeritavaid kitsendusi, kompileerib seejärel nende kitsenduste baasil testvektorid ning analüüsib ventiiltasemel viimaste kvaliteeti [2,9,13]. Meetod lubab efektiivsemalt realiseerida hierarhilist testide sünteesi ja analüüsi. Oluliseks tulemuseks on diagnostikamudeli täiustamine funktsioonide ja transparentsustingimuste ühtseks esitamiseks mudelis [6]. Uuendus võimaldas lihtsustada testide sünteesi algoritme ja suurendada nende produktiivsust. Generaatoris on originaalselt ühitatud deterministlik ja stohhastiline lähenemisviis, mis seniste katsete käigus on andnud ootamatult häid tulemusi [13].

2.2.1. Arendustöö tulemused

Loetletud teadustulemused on olnud aluseks tarkvarasüsteemide Turbo-Tester ja automaatse testprogrammide generaatori loomisel.

Turbo-Tester - tarkvara digitaalskeemide diagnostikaks. On loodud programmide komplekt diagnostikaprobleemide lahendamiseks digitaalskeemides põhineb ühtsel teoorial, mis on arendatud välja binaarsete otsustusdiagrammide baasil. Teooria vôimaldas üheainsa komponentmudelite teegi baasil luua tervet komplekti tarkvaratööriistu, kus traditsiooniliselt on iga tööriist nôudnud individuaalset mudelteeki. Uus lähenemisviis tagas süsteemi avatuse, lihtsuse ja odavuse. Tarkvara on edukalt kasutatud Helsingi Tehnikaülikooli (Soome), Chalmersi Tehnoloogiainstituudi (Rootsi) ja Michigani Ülikooli (USA) tudengite õpetamisel. Süsteemi on kasutatud Rootsis firma DIGSIM DATA AB poolt inseneride täiendõppes. Käesoleval hetkel realiseeruvad kaks europrojekti VILAB programmi COPERNICUS ja REASON 5. Raamprogrammi raames, mille eesmärgiks on levitada programmipaketti Turbo-Tester laiemalt Euroopa ülikoolides.

Automaatne testprogrammide generaator digitaalsüsteemidele. On loodud tarkvarasüsteem testprogrammide hierarhilise sünteesi automatiseerimiseks. Generaator sünteesib ja lihtsustab kõrgtasemel defineeritavaid kitsendusi, kompileerib seejärel nende kitsenduste baasil testvektorid ning analüüsib ventiiltasemel viimaste kvaliteeti. Oluliseks tulemuseks on diagnostikamudeli täiustamine funktsioonide ja transparentsustingimuste ühtseks esitamiseks mudelis. Uuendus võimaldas lihtsustada sünteesialgoritme ja suurendada nende produktiivsust. Generaatoris on originaalselt ühitatud deterministlik ja stohhastiline lähenemisviis. Eksperimendid rahvusvaheliselt tunnustatud benchmark-skeemidel on näidanud, et generaator töötab kiiremini kui seni publitseeritud analoogilised generaatorid. Kommertstarkvara selles valdkonnas puudub. Koostöös Fraunhofer’i Integraalskeemide Instituudiga Dresdenis on kavas süsteem juurutada Saksamaa väikeettevõtetes. Samuti toimub nimetatud süsteemi rakendamine käesoleval hetkel Eesti tööstuses – firmas Artec Design Group uue mikroprotsessori väljatöötamisel ja tootmisel

Aruandeperioodil välja töötatud meetodite ja lahenduste uudsus ning originaalsus seisneb struktuursetel otsustusdiagrammidel (alternatiivsetel graafidel) põhineva ühtse teoreetilise käsitluse edasiarenduses digitaalse diagnostika valdkonnas ja selle rakendamises keerukate multitasandil kirjeldatud süsteemide diagnostikaülesannete lahendamisel. Traditsiooniliselt on eri tasanditel kasutatud erinevaid mudeleid ning matemaatilisi vahendeid nagu Boole’i algebra, Boole’i differentsiaalarvutus, lõplike automaatide olekutabelid, andmevoo-diagrammid, binaarsed otsustusdiagrammid, register-edastus-taseme keeled, Petri võrgud jne. Ühtne teooria, nagu see eksisteerib Boole’i algebra näol ühetasemeliste loogikaskeemide puhul, hierarhiliste süsteemide diagnostika jaoks puudub. Struktuursete otsustusdiagrammide kasutusele võtt uurimisgrupi poolt ja edasiarendus käesoleva publikatsioonide tsükli näol on märkimisväärseks sammuks sellise teooria loomisel.

Uurimistulemuste põhiline teaduslik tähtsus seisneb uue teoreetilise lähenemisviisi toomises tehniliste teaduste valdkonda, mida nimetatakse tehniliseks diagnostikaks. Uus lähenemisviis teeb võimalikuks mitmete seni lahendamata ülesannete korrektse formuleerimise, uurimise ja lahendusteede leidmise.

Kollektiivi teadusalane tegevus on saanud märkimisväärse rahvusvahelise tunnustuse, mille tõenduseks on osalemine viimase viie aasta jooksul viies europrojektis: FUTEG (1995-97), SYTIC (1997-99), VILAB (1998-01), EUROPRACTICE (1995-2002) ning REASON (2001-2004) programmide COPERNICUS, ESPRIT ja Framework V raames. Nimetatud projektide toetusel on kollektiivi initsiatiivil TTÜ arvutitehnika instituudi juures loodud tipptasemel tehnoloogiline keskkond teadusuuringuteks ja arendustööks, millega on vahetult seotud ka digitaalelektroonika-alane õppetöö Tehnikaülikoolis. Kollektiivi väljatöötatud tarkvara on leidnud kasutust mitmel pool Euroopas, mille tulemusena (arvutiprogrammide vahetuse kaudu) on TTÜ-s installeeritud hinnaline eritarkvara, mida kasutab arvutite baasõppes ca 300 üliõpilast aastas.

Vahetud tööalased sidemed firmadega CADENCE ja ERICSSON Telecom AB, kuuluvus assotsiatsiooni EUROPRACTICE ja töö europrojektide raames on võimaldanud kollektiivil sisustada praktiliselt Eesti Vabariigi poolsete kulutusteta Kesk- ja Ida-Euroopas ainulaadne tööjaamadel põhinev disainiklass, kus 14 töökohta on varustatud litsentsidega maailma juhtivate firmade CADENCE, SYNOPSYS, XILINX, ALTERA jt. disainitarkvarade kasutamiseks. Klass võimaldab TTÜ tudengitel omandada Lääne-Euroopa inseneride tasemele vastavat haridust ja treenitust, aga samuti kujutab endast tehnilist baasi inseneritegevuse toetamiseks Eestis kaasaegse elektroonika projekteerimisel.

1. Benso, P.Prinetto, M.Rebaudengo, M.Sonza, R.Ubar. A New Approach to Build a Low-Level Malicious Fault List Starting from High-Level Description and Alternative Graphs. Proc. IEEE European Design & Test Conference, Paris, March 17-20, 1997, pp.560-565.
2. G.Jervan, A.Markus, P.Paomets, J.Raik, R.Ubar. CAD Software for Digital Test and Diagnostics. Proc. of International Conference on Design and Diagnostics of Electronic Circuits and Systems. Beskydy Mountains, Czech Republic, May 12-16, 1997, pp.35-40.
3. R.Ubar, J.Raik. Multi-Valued Simulation with Binary Decision Diagrams. Proc. IEEE European Test Workshop, Cagliari (Italy), May 28-30, 1997, pp.28-29.
4. R.Ubar. Boolean Derivatives and Multi-Valued Simulation on Binary Decision Diagrams. 4^th International Workshop on Mixed Design of Integrated Circuits and Systems. Poznan, June 12-14, 1997, pp.115-120.
5. M.Brik, G.Jervan, A.Markus, J.Raik, R.Ubar. A Hierarchical Automatic Test Pattern Generator Based on Using Alternative Graphs. 4^th International Workshop on Mixed Design of Integrated Circuits and Systems. Poznan, June 12-14, 1997, pp.415-420.
6. R.Ubar. Representing Transparency Conditions in Test Generation for VLSI by Decision Diagrams. The 1^st Electronic Circuits and Systems Conference. Bratislava, September 4-5, 1997.
7. R.Ubar. Multi-Valued Simulation of Digital Circuits. 21^st International Conference on Microelectronics. Nis, Yugoslavia, September 14-17, 1997.
8. R.Ubar. Behavioral Level Modeling of Digital Systems for Testing. Purposes 42^nd International Conference, Ilmenau (Germany), September 22-25, 1997.
9. G.Jervan, A.Markus, J.Raik, R.Ubar. Automatic Test Generation System for VLSI. 1^st Electronic Circuits and Systems Conference. Bratislava, September 4-5,1997, pp. 255-258.
10. G.Jervan, A.Markus, P.Paomets, J.Raik, R.Ubar. A Set of Tools for Estimating Quality of Built-In Self-Test in Digital Circuits. Proc. of the International Symposium on Signals, Circuits and Systems. Iasi, (Romania), October 2-3, 1997, pp.362-365.
11. A.Benso, P.Prinetto, M.Rebaudengo, M.Sonza Reorda, J.Raik, R.Ubar. Exploiting High-Level Descriptions for Circuits Fault Tolerance Assessments. 1997 IEEE International Symposium on Defect and Fault Tolerance in VLSI Systems. Paris, October 20-22, 1997, pp. 212-216.
12. G. Jervan, A.Markus, J. Raik, R. Ubar). Assembling Low-Level Tests to High-Level Symbolic Test Frames. IEEE 15^th NORCHIP Conference, Tallinn, November 10-11, 1997, pp. 275-280.
13. M.Brik, G.Jervan, A.Markus, P.Paomets, J.Raik, R.Ubar. Mixed-Level Test Generator for Digital Systems. Proceedings of the Estonian Acad. of Sci. Engng, 1997, Vol. 3 , No 4, pp. 271-282.

14. R.Ubar. Combining Functional and Structural Approaches in Test Generation for Digital Systems. Journal of Microelectronics and Reliability, Elsevier Science Ltd. Vol. 38:3, pp.317-329, 1998.
15. R.Ubar. Multi-Valued Simulation of Digital Circuits with Structurally Synthesized Binary Decision Diagrams. OPA (Overseas Publishers Assotiation) N.V. Gordon and Breach Publishers, Multiple Valued Logic, Vol.4 pp. 141-157, 1998.
16. R.Ubar. Dynamic Analysis of Digital Circuits with 5-valued Simulation. In "Mixed Design of Integrated Circuits and Systems". Kluwer Academic Publishers, pp.187-192, 1998.
17. M.Brik, G.Jervan, A.Markus, J.Raik, R.Ubar. Hierarchical Test Generation for Digital Systems. In "Mixed Design of Integrated Circuits and Systems". Kluwer Academic Publishers, pp.131-136, 1998.
18. G.Jervan, A.Markus, P.Paomets, J.Raik, R.Ubar. Turbo Tester: A CAD System for Teaching Digital Test. In "Microelectronics Education". Kluwer Academic Publishers, pp.287-290, 1998.
19. J.Raik, R.Ubar. Feasibility of Structurally Synthesized BDD Models for Test Generation. Proc. of the IEEE European Test Workshop, Barcelona (Spain), May 27-29, 1998, pp.145-146.
20. G.Jervan, A.Markus, J.Raik, R.Ubar. Hierarchical Test Generation with Multi-Level Decision Diagram. Models Proc. of the 7^th IEEE North Atlantic Test Workshop, West Greenwich RI, USA, May 28-29, 1998, pp.26-33.
21. R.Ubar. Mixed Bottom-Up/Top-Down Hierarchical Test Generation for Digital Systems. Proc. of the 9^th European Workshop on Dependable Computing, Gdansk (Poland), May 14-16, 1998, pp.37-40.
22. R.Ubar. Teaching Dependability Issues in System Engineering at the Technical University of Tallinn. Preprints of Proceedings, 90^th Anniversary Jubilee Seminar on Engineering Education. University of Wismar, Germany, May 6-8 1998, pp.1-5. Invited paper.
23. J.Raik, R.Ubar. Test Generation with Structurally Synthesized BDD Models. Proceedings of the 5^th Electronic Devices and Systems Conference, Brno, June 11-12, 1998, pp.66-68.
24. G.Jervan, A.Markus, J.Raik, R.Ubar. VHDL Based Test Generation System. Proceedings of the 5^th Electronic Devices and Systems Conference, Brno, June 11-12, 1998, pp.145-148.
25. G.Jervan, A.Markus, J.Raik, R.Ubar. Mixed-Level Deterministic-Random Test Generation for Digital Systems. Proc. of the 5^th International Conference on Mixed Design of Integrated Circuits and Systems. Lodz (Poland), June 18-20, 1998, pp. 335-340.
26. R.Leveugle, R.Ubar. Synthesis of Decision Diagrams from Clock-Driven Multi-Process VHDL Descriptions for Test Generation. Proc. of the 5^th International Conference on Mixed Design of Integrated Circuits and Systems. Lodz (Poland), June 18-20, 1998, pp. 353-358.
27. J.Raik, R.Ubar. Hierarchical Test Generation for Digital Systems Based on Combining Bottom-Up and Top-Down Approaches. World Multiconference on Systemics, Cybernetics and Informatics. Orlando, Florida, July 12-16, 1998, Vol.1, pp. 374-381.
28. R.Ubar. Dynamic Analysis of Digital Circuits with Multi-Valued Simulation. Microelectronics Journal, Elsevier Science Ltd., Vol. 29, No. 11, Nov. 1998, pp.821-826.
29. R.Ubar, D.Borrione. Localization of Single-Gate Design Errors in Combinational Circuits by Diagnostic Information about Stuck-at Faults. Proc. of the 2^nd International Workshop on Design and Diagnostics of Electronic Circuits and Systems. Szczyrk, Poland, Sept. 2-4, 1998, pp.73-79.
30. G.Jervan, A.Markus, J.Raik, R.Ubar. DECIDER: A Decision Diagram Based Hierarchical Test Generation System. Proc. of the 2^nd International Workshop on Design and Diagnostics of Electronic Circuits and Systems. Szczyrk, Poland, Sept. 2-4, 1998, pp.269-273.
31. R.Ubar, D.Borrione. Generation of Tests for the Localization of Single-Gate Design Errors in Combinational Circuits Using the Stuck-at Fault Model. Proc. of the 11th IEEE Brasilian Symposium on Integrated Circuit Design. Rio de Janeiro, Brazil, Sept. 30 – Oct. 3, 1998, pp.51-54
32. M.Brik, R.Ubar. An Improved Test Generation Approach for Sequential Circuits using Decision Diagrams. Proc. of the 6^th Baltic Electronics Conference, Oct. 7-9, 1998, Tallinn, pp. 155-158.
33. G.Jervan, A.Markus, J.Raik, R.Ubar. A Decision Diagram Based Hierarchical Test Pattern Generator. Proc. of the 6^th Baltic Electronics Conference, Oct. 7-9, 1998, Tallinn, pp. 159-162.
34. E.Ivask, J.Raik, R.Ubar. Comparison of Genetic and Random Techniques for Test Pattern Generation. Proc. of the 6^th Baltic Electronics Conference, Oct. 7-9, 1998, Tallinn, pp. 163-166.
35. A.Markus, J.Raik, R.Ubar. Test Set Minimization Using Bipartite Graphs. Proc. of the 6^th Baltic Electronics Conference, Oct. 7-9, 1998, Tallinn, pp. 175-178.
36. R.Ubar, J.Heinlaid, J.Raik, L.Raun. Calculation of Testability Measures on Structurally Synthesized Binary Decision Diagrams. Proc. of the 6^th Baltic Electronics Conference, Oct. 7-9, 1998, Tallinn, pp. 179-182.
37. R.Leveugle, G.Saucier, R.Ubar. Compaction of Decision Diagrams for Describing Multi-Process VHDL Descriptions. Proc. of the 6^th Baltic Electronics Conference, Oct. 7-9, 1998, Tallinn, pp. 195-198.
38. R.Ubar. Teaching Dependability Issues in System Engineering at the Technical University of Tallinn. Global J. of Engineering Education, Vol.2, No 2, 1998 UICEE, Printed in Australia, pp. 215-218.
39. R.Ubar, D.Borrione. Generation of Tests for the Localization of Single Gate Design Errors in Combinational Circuits Using the Stuck-at Fault Model. Research Report, TIMA, INPG, Grenoble, France, May 1998, 12 p. (http://www-tima-vds.imag.fr/Publications/ PubliVDSlong.html).

1999

40. T-S. Lande, R.Ubar. Guest Editorial Analog Integrated Circuits and Signal Processing. Kluwer Publishers, Vol.18, No 1., January 1999, pp. 5-6.
41. R.Leveugle, R.Ubar. Modeling VHDL Clock-Driven Multi-Processes by Decision Diagrams. J. of Electron Technology, Vol. 32, (1999) No.3, pp.282-287.
42. R.Ubar, D.Borrione. Single Gate Design Error Diagnosis in Combinational Circuits. Proceedings of the Estonian Acad. of Sci. Engng, 1999, Vol. 5 , No 1, pp.3-21.
43. J.Raik, R. Ubar. Sequential Circuit Test Generation Using Decision Diagram Models. IEEE Proc. of Design Automation and Test in Europe. Munich, March 9-12, 1999, pp. 736-740.
44. R.Ubar, A.Moraviec, J.Raik. Cycle-based Simulation with Decision Diagrams. IEEE Proc. of Design Automation and Test in Europe. Munich, March 9-12, 1999, pp.454-458.
45. R.Ubar, D.Borrione. Automatic Diagnosis of Simple Design Errors. TIMA Annual Report 1998, May 1999, p.97-98.
46. G.Elst, K-H.Diener, E.Ivask, J.Raik, R.Ubar. FPGA Design Flow with Automated Test Generation. Proc. of German 11^th Workshop on Test Technology and Reliability of Circuits and Systems. Potsdam, 1999, pp. 120-123.
47. R.Ubar, J.Raik. Hierarchical Test Generation for Complex Digital Systems with Control and Data Processing Parts. In "Test, Assembly and Packaging", SEMICON Technical Symposium, Singapur May 3-6, 1999, pp.43-52.
48. R.Ubar, J.Raik. Hierarchical Test Generation. SEMI Show slides. In "Test, Assembly and Packaging", SEMICON Technical Symposium, Singapur May 3-6, 1999, pp. 53-64.
49. J.Raik, R.Ubar. High-Level Path Activation Technique to Speed Up Sequential Circuit Test Generation. Compendium of Papers. IEEE European Test Workshop, Constance, May 25-28, 1999, 5 p.
50. R.Ubar, A.Jutman. Hierarchical Design Error Diagnosis in Combinational Circuits by Stuck-at Fault Test Patterns. Proc. of the 6^th International Conference on Mixed Design of Integrated Circuits and Systems. Krakow (Poland), June 17-19, 1999, pp. 437-442.
51. A.Markus, J.Raik, R.Ubar. Fast and Efficient Static Compaction of Test Sequences Using Bipartite Graph Representations. Proc. of 2^nd Electronic Circuits and Systems Conference. Bratislava, September 6-8, 1999, pp. 17-20.
52. R.Ubar, D.Borrione. R. Design Error Diagnosis in Digital Circuits without Error Model. Research Report, TIMA, INPG, Grenoble, France, May 1999. (http://www-tima-vds.imag.fr/Publications/ PubliVDSlong.html).
53. G.Jervan, P.Eles, Z.Peng, J.Raik, R.Ubar. High-Level Test Synthesis with Hierarchical Test Generation. IEEE 17^th NORCHIP Conference, Oslo, Nov. 8-9, 1999, pp.291-296.
54. M.Brik, R.Ubar.Two-Level Simulation-Based Test Generation for Finite State Machines. IEEE 17^th NORCHIP Conference, Oslo, Nov. 8-9, 1999, pp.211-216.
55. R.Ubar, D.Borrione. Design Error Diagnosis in Digital Circuits without Error Model. 10^th IFIP Int. Conf. on VLSI’99. Lisboa, Dec. 1-4, 1999, pp.281-292.
56. J.Raik, R.Ubar. High-Level Path Activation Technique to Speed Up Sequential Circuit Test Generation. Proc. of IEEE European Test Workshop, Constance, May 25-28, 1999, pp.84-89.

4. IEEE European Test Workshop (Corfu 2002, Stockholm 2001, Cascais 2000, Konstanz 1999, Barcelona 1998, Cagliari 1997).
5. IEEE NORCHIP Conference (Stockholm 2002,2001, Turu 2000, Oslo 1999, Lund 1998, Tallinn 1997).
6. 8^th Baltic Electronics Conference - BEC (Tallinn, 2002, 2000, 1998).
7. IEEE Conference on Design and Diagnostics of Electronic Circuits and Systems - DDECS

(Brno 2002, Györ 2001, Smolenice 2000, Szczyrk 1998).

8. European Conference on Circuit Theory and Design - ECCTD’01 (Helsinki, 2001)
9. Integrated Circuits Technology Simulation Conference (Minsk, 2002)
10. European Dependable Computing Conference (Toulouse 2002, Prague 1999)
11. IEEE Latin-American Test Workshop (Montevideo, 2002)
12. Int. Conference on Electronics Circuits and System - ECS'99 (Bratislava, 2001)
13. European Workshop on Dependable Computing - EWDC (Viin 1999, Gdansk 1998)
14. Int. Workshop on Design, Test and Applications (Dubrovnik 1999, 1998)
15. International Conf. on Design and Diagnostics of Electronic Circuits and Systems (Poland 1998)
16. International Conf. on Electronics Circuits and System (Bratislava 1997)

1. Thomas Hollstein (TU Darmstadt, Saksamaa) - Entwurf und interaktive Hardware-/Software-Partitionierung komplexer heterogener Systeme
2. Oyvind Strom (NTHU Trondheim, Norra) – VLSI Realization of an Embedded Microprocessor Core with Support for Java Instructions

1. The European Design and Test Conference, Paris (2000) - 15 retsensiooni
2. IEEE International NORCHIP’98 Conference, Oslo (1999) – 6
3. European Test Workshop, Constance (1999) - 8
4. Rahvusvaheline konverents "Mixed Design of VLSI Circuits", Krakow (1999) – 6
5. Retsensioonid ajakirjadele Microelectronics Journal, Microelectronics and Reliability ja Microelectronic Systems Integration ning kogumikule kirjastuses Kluwer Academic Publishers, – kokku 5 retsensiooni
6. 10^th European Workshop on Dependable Computing (Vienna, 1999) – 6
7. 6^th Electronic Devices and Systems Conference (Bratislava, June, 1999) – 7
8. Retsensioonid Eesti Teadusfondile – 8
9. Eesti Vabariigi teaduspreemiate komisjonile – 1

Kokku: 62 retsensiooni

Ajakirjade toimetamine:

Ajakirja "Analog Integrated Circuits and Signal Processing" (Kirjastus: Kluwer Academic Publishers) erinumbri toimetamine: Guest Editor , Vol.18, No 1., January 1999.

1998

10. The European Design and Test Conference, Munich (1999) - 22 retsensiooni
11. IEEE International NORCHIP’98 Conference, Lund (1998) – 8
12. European Test Workshop, Barcelona, Spain (1998) - 12
13. Rahvusvaheline konverents "Mixed Design of VLSI Circuits", Poznan (1998) – 7
14. Retsensioonid ajakirjadele Microelectronics Journal, Microelectronics and Reliability ja Microelectronic Systems Integration ning kogumikule kirjastuses Kluwer Academic Publishers, – kokku 4 retsensiooni
15. 9^th European Workshop on Dependable Computing (Gdansk, Poland, May, 1998) – 5
16. 5^th Electronic Devices and Systems Conference (Brno, June, 1998) – 6
17. 2^nd International Workshop on Design and Diagnostics of Electronic Circuits and Systems (Szczyrk, Poland, Sept., 1998) – 5
18. Retsensioonid Eesti Teadusfondile – 3

Kokku: 72 retsensiooni

1997

19. The European Design and Test Conference, Paris (1998) - 24 retsensiooni
20. IEEE International NORCHIP’97 Conference, Tallinn (1997) – 12 retsensiooni
21. European Test Workshop, Cagliari, Italy (1997) - 10 retsensiooni
22. Rahvusvaheline konverents "Mixed Design of VLSI Circuits", Poznan (1997) – 8 rets.
23. International Conf. on Electronics Circuits and System, Bratislava (1997) – 7
24. Retsensioonid ajakirjadele Microelectronics Journal (Elsewier Ltd.), Microelectronics and Reliability (Elsewier Ltd.), kogumikule kirjastuses Kluwer Academic Publishers, – 8 rets.

Ajakirja "Analog Integrated Circuits and Signal Processing" (Kirjastus: Kluwer Academic Publishers) erinumbri toimetamine (1997-98).

1. R.Ubar. Kihiline kõrgharidus. "Luup", Nr.6 (115), 17. aprill 2000.

2. Elektroonikatööstuse 50 miljonit (R.Ubar). "Luup", Nr.1, 11. jaan. 1999, lk.23-25.
3. Eesti Vabariigi 1999. a. tehnikateaduste aastapreemia tagamaadest (R.Ubar). "Tehnikaülikool", Nr.7, 5. Aprill, 1999.
4. Uued meetodid digitaalsüsteemide disaini ja diagnostika valdkonnas. Kommentaar EV teaduse aastapreemia pälvinud tööle. V.Mägi toimetatud TTÜ kogumik.
5. Uued meetodid digitaalsüsteemide disaini ja diagnostika valdkonnas. Eesti Vabariigi teaduspreemiad. Eesti Teaduste Akadeemia, Tallinn, 1999, lk. 24-31.
6. Lapikust maast ja eestlastest Euroopa esinduskonverentsil DATE’99 Münchenis. "Tehnikaülikool", Nr.7, 5.aprill, 1999.
7. TTÜ 2005: Mõtted TTÜ arengukava koostamise puhul. "Tehnikaülikool", Nr.10-11, 17.mai, 1999.
8. Tollimaks tegi õpperaamatu hirmkalliks. "Päevaleht", Nr.282 (1328), 6. dets. 1999.

9. Suure eksperimendi ootel (R.Ubar). "Tehnikaülikool", Nr. 1 (1494), 19. jaan. 1998.

10.-11.Vaba semester Prantsusmaal 1-6 (R.Ubar). "Tehnikaülikool", Nr. 3-11 (1497-1504)..

12. Teaduses sünnivad maailmarekordid (R.Ubar). "Päevaleht", Nr. 24 (729), 28. jaan. 1998.
13. Eesti mikroelektroonika osaleb maailma virtuaalses kaubamajas (R.Ubar). Uus meedia. Eesti Päevalehe Lisa, Nr. 3 (8), 12. veebr. 1998.
14. Pöidlasuurune hiiglane (R.Ubar). "Sõnumileht" Nr. 57 (727), 1. märts 1998.
15. Teadus hämaratel kõrvaltänavatel. "Postimees", Nr. 70 (2189), 14. märts 1998.
16. Kes vastutab Eesti teaduse eest? (R.Ubar). Tallinna Ülikoolid 1/98, lk. 8-9. (Ajakirjale "Postimees" esitatud käsikirja [58] originaalvariant).
17. Salajane teadus Eestis (R.Ubar). Tallinna Ülikoolid 2/98, lk. 38-39.
18. Innovatsiooni võimalikkusest Eestis (R.Ubar). "Postimees", Nr. (), 1998.
19. Elektroonikadisaini uued paradigmad (R.Ubar). A&A 5'98, lk.3-10.
20. Virtuaalse labori lugu (R.Ubar). "Tehnikaülikool", Nr. 15, 31. aug. 1998.
21. Tsivilisatsioon ei tea, kuhu ta edasi tormab (R.Ubar). Tallinna Ülikoolid 3/98, lk.21-23.
22. Inseneriharidus mikroelektroonika ajastul (R.Ubar). "Tehnikaülikool", Nr. 21, 16. nov. 1998.
23. Elektroonikatööstuse 50 miljonit (R.Ubar). "Luup", Nr.1, 11. jaan. 1999, lk.23-25.

24. Ülikoolide saatusest teabeühiskonnas (R. Ubar). "Postimees", Nr. (), 24. mai 1997.
25. Eestis valmis üliväike hiiglane (J.Põldre, R.Ubar). "Päevaleht", Nr. 268 (691), 13. nov. 1997.
26. Rahvusvaheline konverents ja magistrikraadid. (R.Ubar). "Tehnikaülikool" Nr. 30 (1490) 1. dets. 1997, lk.3.
27. Ühest kirjutamata jäänud aruandest ehk kes koordineeriks ülikoolis interdistsiplinaarsust. "Tehnikaülikool" Nr. 32-33 (1493) 18. dets. 1997, lk.3-5.
28. Kes vastutab Eesti teaduse eest? "Postimees", Nr. 306 (2111), 19. dets. 1997.

Aruandeperioodi 5 aasta jooksul olen avaldanud (või on avaldamisel) rahvusvahelistes eelretsenseerimisega väljaannetes koos kaasautoritega kokku 120 publikatsiooni, neist 14 prestiizhikates ajakirjades J. of Microelectronics Reliability [14,57,106,114], J. of Electronic Testing – JETTA [58], Microelectronics Journal [28], J. of Multiple Valued Logic [15], Global J. of Engineering Education [38], J. of Analog Integrated Circuits and Signal Processing [40], J. of Electronic Technology [41] ja kirjastuse Kluwer Academic Publischer kogumikes [16,17,18,87] ning 23 maailma väga kõrge mainega teadusfoorumitel [1,11,27,43,44,47,49,55,62, 63,68-70,73,74,84,89,90,96,100,101,103,113,115]. Eesti TA kogumikes on avaldatud 4 artiklit [13,42,107,108]. Selline uurimisgrupi poolt saavutatud tulemus on osutunud võimalikuks vaid tänu väga viljakale ja intensiivsele rahvusvahelisele koostööle – kõigist 120-st publikatsioonist on tervelt 51 ühisartiklid, mis on valminud koostöös 27 teadlasega 10-st Euroopa ülikoolist või teadusasutusest.

Aktiivne on olnud ka teaduskorralduslik tegevus: rahvusvaheliste konverentside ettevalmistamine 45 programmikomitee liikmena, retsenseerisin k. a. kokku ligi 400 konverentsiettekannet või ajakirja artiklit. Olen töötanud ka eksperdina Brüsselis V Raamprogrammi projektitaotluste hindamisel.

Teadustöö oli koordineeritud aruandeperioodil kokku 17 projektiga, neist 7 rahvusvaheliste programmide ESPRIT, INCO-COPERNICUS või V Framework raames, 4 projekti Saksamaa ja Rootsi teadusasutustega, 4 Eesti Teadusfondi granti ja 2 koostöölepingut eesti tööstusettevõttega. Projektides on osalenud väga aktiivselt ja tulemuslikult (koos publikatsioonidega) 6 diplomandi, 9 kaitsnud magistrandi ning 5 doktorandi, kellest kaks on aruandeperioodil ka oma dissertatsiooni kaitsnud.

Kõige olulisemaks uurimis- ja arendustöö tulemuseks töögrupi pikemat arenguperspektiivi silmas pidades tuleks lugeda rea projektide raames ülesehitatud eksperimentaaluuringute keskkonda, mida iseloomustab:

• digitaalsüsteemide disaini ja testi tarkvaraga toetatud uurimisobjektide matemaatiliste mudelite, uurimistasandite ning analüüsi- ja sünteesimeetodite varieeruvus, mis võimaldab kergesti formuleerida uusi probleeme ning lahendusideede katsetamiseks operatiivselt kombineerida erinevaid eksperimentaaluuringute stsenaariume;
• keskkonna virtuaalsus e. tarkvara distantskasutuse võimalus, mis teeb keskkonna atraktiivseks ka välispartneritele ja mille tõttu on paljude aktiivsete koperatsioonisidemete taustal arvutitehnika instituudist kujunenud hästi tuntud rahvusvaheline keskus digitaaldisaini ja -diagnostika valdkonnas.

Nimetatud keskkonna baasil toimub jätkuvalt viljakas ühispublikatsioone produtseeriv uurimistöö koostöös paljude välispartneritega rohkem kui 10 ülikoolist ja teadusasutusest Rootsis, Saksamaal, Prantsusmaal, Itaalias, Poolas, Slovakkias ja mujal, milles initsiatiiv on enamasti meie uurimisgrupil. Koostöö välisteadlastega, uurimiskeskkonna kõrge rahvusvaheline tase, teaduride kompetentsusel rajanev initsiatiivikus ning rajatagune tunnustus on laborist kujundanud sisuliselt rahvusvahelise uurimiskeskus, kel lokaalsete liidrite näol on oma nõuandev rahvusvaheline kolleegium (Advisory Board), kelle koosolekupaikadeks on enamasti konverentsid, kus formuleeritakse probleeme ja koordineeritakse koostööd. Möödunud aasta lõpul toimunud rahvusvahelisel evalveerimisel hinnati uurimisgrupi teadustaset ainsana Eestis samas valdkonnas "väga hea" hinde vääriliseks.

1. On antud panus maailmateadusse, millest annavad tunnistust avaldatud teaduspublikatsioonid mainekates ajakirjades ja kogumikes.
2. On saavutatud rahvusvaheline tunnustus digitaalsüsteemide diagnostika teooria arendamisel, mille tõenduseks on allakirjutanu osalemine viimase 5 aasta jooksul seitsmes europrojektis, rida bilateraalseid ühisprojekte Saksamaa, Rootsi, Prantsusmaa ja USA ülikoolidega, mida võiks vaadelda kui teadustulemuste eksporti ja väga tulemuslik rahvusvaheline koostöö, mis avaldub paljudes ühispublikatsioonides.
3. TTÜ arvutitehnika instituudi juures on loodud tipptasemel digitaalelektroonika disaini ja teadusuuringute eksperimentaalkeskkond (disaini ja testi keskus), mis on eelduseks kvaliteetse teadus-, arendus- ning õppetöö läbiviimiseks ning võimaluseks väikeettevõtluse tekitamiseks Eestis vastava kliima olemasolul. Esimene tugev väljund on saavutatud uue eduka eesti firma Artec Design Group’i näol, kes juba töötab USA turu jaoks.

Uurimisgrupi tulemusi juurutatakse Eesti tööstusesse, k.a. alustati koostööprojekti firmaga Artec Design Group Eesti Tehnoloogiaagentuuri toetusel uue kontseptsiooniga isetestiva mikroprotsessori väljatöötamiseks.